inflearn logo
강의

강의
N
챌린지

챌린지
멘토링

멘토링
N
클립

클립
로드맵

로드맵
지식공유

묻고 답해요

173만명의 커뮤니티!! 함께 토론해봐요.

설치에 문제가 있어요.

미해결

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설치는 완료되었다고 뜨는데 step 3 부터 명령어를 적으면 오류가 나요. 어떻게 해야 할까요?

  • verilog-hdl
  • fpga
  • 임베디드
은성 댓글 2 좋아요 1 조회수 160

STM32 Project Type 관련 질문입니다..

해결됨

[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요 윈도우 계정명이 한글이면 설치가 안되길래, 윈도우 계정명을 영어로 한 계정을 새로 만들어서 그 계정에 설치 한 뒤, Project Type을 STM32Cube로 하지 못하고, Empty만 가능한 이유를 잘 모르겠습니다.. 이것만 부여잡고있는데 제 노트북엔 C드라이브 밖에 없어서, D드라이브에 프로젝트를 저장하지 못하여 그런걸까요? 경로 문제일까 싶어서 이렇게 다른 경로로도 지정해보고 재설치도 해보았는데 안되네요...

  • Raspberry-Pi
  • arduino
  • 임베디드
닉네임을 등록해주세요 댓글 3 좋아요 0 조회수 272

output o_신호와 reg r_신호

미해결

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

모듈 내 레지스터 q신호를 output reg로 선언한 o_*신호로 기술하기보다는 reg r_*로 선언하고 output o_*로 선언한 신호에 assign하는 식으로 쓰는게 가독성때문에 그러실까요? 예를 들어 simple_bram_ctrl.v에서 assign o_valid = r_valid;대신 레지스터에서 기술하는 건 별로일까요? always @(posedge clkr or negedge reset_n) begin ... o_valid <= o_read; ...

  • verilog-hdl
  • fpga
  • 임베디드
운칠기삼 댓글 2 좋아요 1 조회수 60

pmu-fw is not running

미해결

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

0 안녕하세요, 맛비님. FPGA 를 다시 공부하고 싶어서 1장부터 차근차근 수강 중에 있습니다. Hardware Manager 를 통해서 Programming 하고 나서 성공적으로 동작하는 것을 확인 했습니다. 그런데 이후에 제가 원래 Vitis 로 잘 올리고 있던 Bitstream 을 올리니까 Vitis Serial Terminal 에 "PMU-FW is not running" 이라는 문구가 뜨면서 원래 애플리케이션이 잘 실행되었는데 정상적인 결과가 나오지 않는 상황입니다. 찾아보니 PL 만 올리는 Hardware manager 를 통한 programing 을 하고 나면, pmu-fw 가 로드되지 않도록 설정되어 vitis 에서도 그럴 수 있다는 것 같습니다. 제가 실행하려는 애플리케이션은 pmu-fw 가 꼭 로드되어야 실행 되는 것 같은데 혹시 어떻게 해결할 수 있을까요...? ㅠㅠ 보드는 ZCU102 입니다.

  • fpga
  • 임베디드
화사한 사자 댓글 2 좋아요 1 조회수 198

SRAM module RTL viewer 이상

해결됨

디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기

rtl viewer를 열면 mux모양 로직 (dout ~0 부터 dout ~ 31이라고 쓰여있음) 이게 책처럼 겹쳐야 하는데 죄다 병렬 회로로 늘어져서 엄청 공간 차지를 많이 합니다. 코드 문제는 아닌 것 같은데 어떻게 해야하나요? rtl viewer에서 netlist navigator 수정이 안되나요? netlist navigator를 보면 always0과 dout~0부터 dout~31까지가 동시에 logic이라는 폴더에 들어 있습니다. 그래서 벡터를 책처럼 못 묶는 것 같습니다.

  • 컴퓨터-구조
  • verilog-hdl
  • fpga
  • 임베디드
  • amba
임효진 댓글 2 좋아요 0 조회수 119

Create Project에 대해서 궁금해요

미해결

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

안녕하세요 프로젝트 생성시 Create Application Project 와 Create Platform Project의 차이를 알고 싶습니다.

  • fpga
  • 임베디드
laodlhoya 댓글 2 좋아요 1 조회수 120

Fpga에 ai 가속기를 사용하는 이유

해결됨

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

안녕하세요 🙂 [1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요. [2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂 [3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) 초반까지 듣다가 질문 남겨요! 결국엔 fpga기반 ai 가속기를 쓰는 이유는 학습+추론을 하는데에 많은 연산과 리소스가 드니 그 연산을 가속화하는 가속기를 만들어 hw상에서 계산을 처리하게 만드는것인가요? 아니면 단순 추론만을 위한 것인가요?

  • verilog-hdl
  • fpga
  • 임베디드
  • cnn
miro11 댓글 2 좋아요 2 조회수 535

장치관리자 USB 포트

미해결

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

섹션 3.8 Hello Matbi World 안녕하세요 맛비님, Hello world 출력을 위해 영상대로 진행하는데, 하드웨어 연결이 맞는지 궁금하여 질문드립니다. 다음과 같이 연결했는데 장치관리자에서 USB port가 추가로 뜨지 않아 케이블 문제인지 아니면 영상에서 잘 안보였는데 다른 USB 포트를 추가하신건지 궁금합니다. 이전 LED 까지는 잘 진행되었고 현재 케이블은 전송용 케이블 입니다.

  • fpga
  • 임베디드
이건희 댓글 2 좋아요 1 조회수 149

MOSFET Turn-off 시간이 Turn-on 시간보다 긴 이유가 무엇인가요?

해결됨

전동킥보드로 배우는 임베디드 실전 프로젝트

안녕하세요, 제어 쟁이님 MOSFET의 Turn-off 시간이 Turn-on 시간보다 오래 걸리는 이유가 궁금합니다. 좋은 강의 감사합니다.

  • 임베디드
  • stm32
  • hardware
  • motordriver
  • artwork
전력 전자 전문가 댓글 2 좋아요 0 조회수 195

MOSFET Ron 저항이 온도에 비례하여 증가하는 이유?

해결됨

전동킥보드로 배우는 임베디드 실전 프로젝트

안녕하세요, 제어 쟁이님 Ron 저항이 온도가 증가하면 같이 증가하는 이유가 무엇인지 궁금합니다. 좋은 강의 감사드립니다.

  • 임베디드
  • stm32
  • hardware
  • motordriver
  • artwork
전력 전자 전문가 댓글 2 좋아요 1 조회수 290

전류 제어 방식 vs 전압 제어 방식

해결됨

전동킥보드로 배우는 임베디드 실전 프로젝트

안녕하세요, 제어 쟁이님 좋은 강의 잘 듣고 있습니다. 벅 컨버터 피드백 제어 방식에 전류 제어 방식과 전압 제어 방식이 있는데, 전류 제어 방식이 더 좋다고 설명해주셨습니다. 전류 제어 방식이 왜 전압 제어 방식보다 더 좋은지 궁금합니다. 감사합니다.

  • 임베디드
  • stm32
  • hardware
  • motordriver
  • artwork
전력 전자 전문가 댓글 2 좋아요 1 조회수 421

ST_LINK IDE에서 디버깅 시 브레이크 포인트가 안 걸려요

미해결

[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.

제가 지금 53강 진행 중인데요. 처음 진행 단계부터 지금까지 쭉 제가 걸어 놓은 브레이크 포인트가 " Breakpoint installation failed: unmatched quote"라는 주의?, 경고? 메시지가 뜨면서 디버깅 할 때 마다 해당 브레이크 포인트에 걸리지가 않습니다. 그냥 짚고 넘어가지 않았는데, 계속 이러니 신경이 쓰여서 질문 드려봅니다. 해결책이 있을까요??

  • 임베디드
  • stm
  • ide
  • 디버깅
장한별 댓글 2 좋아요 0 조회수 213

다이어그램 이해

미해결

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

안녕하세요 🙂 [1. 질문 챕터] : 4강 1:47분쯤 [2. 질문 내용] : 다이어그램이 잘 이해가 되지 않습니다. 좌측이 master가 되는거고 우측이 slave가 되는건가요? 근데 왜 s_valid는 좌측에서 나오고 m_valid는 우측으로 들어가는건가요? [3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.================= 질문 내용을 작성해주실 때, 위의 3단계 로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!! 현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ) 강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등) 이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요) 개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등.. 글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.) 서로 예의를 지키며 존중하는 문화를 만들어가요. 질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! ) 먼저 유사한 질문이 있었는지 검색해보세요. 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. ==================

  • verilog-hdl
  • fpga
  • 임베디드
  • amba
김수진 댓글 2 좋아요 1 조회수 111

커패시터 ESR 성분은 왜 있나요?

해결됨

전동킥보드로 배우는 임베디드 실전 프로젝트

안녕하세요, 제어 쟁이님 커패시터에 ESR 성분은 왜 존재하고, 왜 전해 커패시터의 ESR 성분은 다른 종류의 커패시터에 비해 더 크나요? 좋은 강의 감사드립니다.

  • 임베디드
  • stm32
  • hardware
  • motordriver
  • artwork
전력 전자 전문가 댓글 2 좋아요 1 조회수 499

72강 통편집

해결됨

[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.

SPI 핀 선택 부분에서 왜 3개가 활성화 되었는지에 대한 부분이 통편집된것 같습니다. 처음보는 입장에서는 "transmit only이면 MOSI와 SCLK만 활성화되어야하는데, 왜 PB14(RCLK) 부분이 활성화되었지?" 라고 생각할 수 있을 것 같아서, 보충설명을 추가해주시면 감사하겠습니다.

  • 임베디드
댓글 2 좋아요 0 조회수 92

ds18b20 address가 변화하지 않습니다.

해결됨

[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.

안녕하세요! 유익한 강의 만들어주셔서 늘 감사합니다. 다름이 아니라 80강 4:50쯤에서 Ds18b20_Init();에서 브레이크 포인트가 걸리는 것도 잘 확인을 했는데 이후에 실행해도 address값이 변화되지 않습니다. 결선이나 설정은 몇번 확인해봐도 놓친 것은 없는 것 같은데 혹시 다른 것을 확인해봐야한다면 제가 무엇을 확인해봐야할까요? 그리고 혹시 FND 4번째가 지금 숫자 6인건데... 저 부분만 불이 계속 안들어오는데 이걸 해결할 방법도 있을까요?

  • 임베디드
민준희 댓글 2 좋아요 0 조회수 71

register output 질문이유

미해결

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

안녕하세요 chapter 16 보면 fsm_test.v 이서 output이 register 로 되어있는데요 이 register output을 wire로 assign 해서 assign 된 놈을 출력시켜도 되나요??? 혹은 현업에서는 어떤 방식을 더 많이 사용하나요

  • verilog-hdl
  • fpga
  • 임베디드
achieve12345 댓글 2 좋아요 1 조회수 61

diagram을 어떻게 그리시나요?

미해결

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

ppt에 있는 block diagram같은 건 그냥 ppt쓰신 것 같네요. 만약 ppt가 아니거나 평소에 쓰시는 툴? 같은 게 있을까요? gpt에 물어봐서 추천해주는 것들은 디지털 로직 설계에 맞는 것들이 없네요.

  • verilog-hdl
  • fpga
  • 임베디드
운칠기삼 댓글 1 좋아요 1 조회수 90

FPGA 7장 AXI_LITE I/F질문

미해결

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

안녕하세요 🙂 [1. 질문 챕터] : FPGA7장 12분 50초 [2. 질문 내용] : Vivado 2020.2 기준으로 AXI4-Lite interface를 생성하면 맛비님이 강의에서 보여준 ip_repo -> lab7_axi4_lite_1.0 -> hdl -> lab7_axi4_lite_v1_0_S00_AXI.v 파일을 열어보면 코드가 약 400줄 내외로 적혀있는것을 확인할 수 있습니다. 저는 지금 2025.1 버전 Vivado를 사용하고 있고, 제가 IP를 생성해서 확인해 봤을땐 AXI4-Lite의 Interface가 약 300줄로 생성이 되고 있습니다. 혹시 비바도 버전이 진화함에 따라 AXI4-Lite 의 코드 줄 수가 간소화 되어 제가 300줄로 뜨는게 잘 맞게 뜨는 것인지, 아니면 잘못 나오고 있는건지 궁금해서 질문 남겼습니다!

  • fpga
  • 임베디드
whdgns3585 댓글 1 좋아요 1 조회수 114

MAC으로 진행 질문드려요..

미해결

ARM Cortex-M 프로세서 프로그래밍

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. MAC으로 진행하고 있는데, 혹시 ST-link server를 따로 다운받아야할까요??? 아니면 그냥 이 영상에 있는 설명대로만 하면 되는지요??? 맥 터미널을 시리얼 출력으로 사용하는 코드는 이미 ./zshrc에 넣어놓은 상태입니다. MAC용 실습환경 구성 영사도 찍어주시면 좋을 것 같아요! 요즘 MAC사용비율도 상당히 높아져서요

  • 임베디드
  • arm-architecture
  • cortex
진민우 댓글 2 좋아요 1 조회수 122

인기 태그

인프런 TOP Writers

주간 인기글