inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

DISCORD 멤버십 인증 수락 부탁드립니다.

해결된 질문

132

info

작성한 질문수 14

1

안녕하세요 맛비님!

 

설계독학 디스코드 커뮤니티 가입했고 멤버십 신청드렸는데 누락된 것 같아서 확인 부탁드리려고 글 작성합니다!

 

verilog1 에 이어서 fpga 1 강의 수강중입니다.

 

인프런 가입 email

info@tobscom.com

 

커뮤니티 아이디

김밥/디지털회로/엔지니어

 

입니다 ㅎ

 

확인해주시면 감사하겠습니다.

 

추가로 개인적인 질문 및 고민이 있어 글을 남기게 되었습니다.

회사에서

클럭 사용 – 클럭 버퍼가 필요한가 보기

UART, 이더넷, 시리얼 인터페이스, SPI 사용하기 (핀맵과 관련 있는 지, IP 생성이 되는 것이고 가져다가 쓸 수 있는 지?

AXI 버스 사용하기

CPU에 인터럽트 걸고, 주기적으로 프린트 하기

SPI 로직 만들고 사용하기

 

FPGA 핀맵 보기 : xilinx 회사 개발 모뎀에서 핀들을 어떻게 사용하고 있나?

 

레지스터 맵 이용하기

 

[회사 통신 모뎀 작성하기]

입력 데시메이션 필터

출력 인터폴레이션 필터

동기 잡기

레이트 맞추기

복조하기

복호하기

엔코딩하기

변조하기

램 사용하기

 

[상위 CPU 사용하기 - 인터페이스 연결 필요]

인터럽트 걸기

AXI 버스 사용하기

이더넷 연결하기

레지스터 읽고 쓰기

UART 읽기, 쓰기

SPI 쓰고 읽기. 제공하는 것 쓰기

마브링크 깃허브에서 가져와서 사용하기

와 같은 직무 수행을 할 예정입니다.

현재 vitis 에 있는 c 코드는 맛비님께서 제공해주신 코드로 진행 중인데 업무를 본격적으로 맡게 되면 제공해주신 코드 레벨 혹은 그 이상 까지 수행 가능해야 할지 궁금합니다.

추가로,,

verilog season1 에 이어서 FPGA1 강의 수강중이며, verilog season 2 도 수강 예정인데 위의 내용 중에 맛비님 강의 외에 제가 스스로 커버해야 하는 부분이 어떤 부분일지 알려주시면 정말 감사하겠습니다!

저는 uart 외에 이더넷, i2c, ethernet 과 같이 강의에서 다루지 않은 부분들은 따로 공부해야 한다고 생각하고 있었습니다. 맛비님 의견은 어떤지 궁금해서 여쭤봅니다!

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요!

멤버십 추가 했습니다. 🙂

image.png

 

==================

개인 상담 내용은, 글 내용이 머리속에 정리가 잘 안되서...

원하시는 부분이 무엇인지 정리를 해서 올려주시면 확인해볼께요.

요점을 잘 모르겠어요 ㅠ

1

info

아 제가 글을 너무 보기 힘들게 써뒀네요 ㅜㅜ 다시 올리도록 하겠습니다 감사합니다!

UART0, 1 중 선택

1

48

2

datamoverbram모듈질문

1

60

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

95

2

vitis 설치 관련 질문 있습니다!

1

84

2

FPGA 공식문서 읽는법

1

94

2

보드 추가의 클릭창이 없습니다.

1

70

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

80

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

106

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

287

3

[9장 led 점등 시간 제어 불가]

1

80

2

Platform Invalid 오류

1

145

3

WSL 설치 관련 문의드립니다!!

1

96

2

Vivado 툴, 파일 질문드립니다!

1

148

2

9장 LED 점등 안됨

1

108

3

Edit in IP Packager 이후에

1

82

1

Fpga 로직

1

88

2

pmu-fw is not running

1

126

2

Create Project에 대해서 궁금해요

1

89

2

장치관리자 USB 포트

1

98

2

FPGA 7장 AXI_LITE I/F질문

1

89

1

bram mover에서 합성할때

1

76

2

타이밍 위반 질문

1

77

2

rvalid 초기화

1

64

2