Clock Period 설정방법
안녕하세요
Artix7 FPGA의 Clock period 설정 방법에 대해 문의드립니다.
16페이지에 Arty A7보드는 기본으로 100MHz를 사용한다고 나와있는데 Artix 7 Datasheet의 어느 부분을 확인해야 알 수 있는 걸까요?
더불어 PLL의 M,N 값은 0~15,0~31로 범위가 한정되어 있다고 하셨는데 FPGA의 특성마다 M,N값의 범위가 있는 걸까요? 이 또한 데이터 시트에 나와있는 걸까요?
Artix-7 FPGAs Data Sheet: DC and AC Switching Characteristics (DS181) 의 어느 부분을 확인하면 되는지 문의드립니다.
답변 1
0
안녕하세요.
회로도의 아래 부분 확인하시면 됩니다.
자료실에 회로(arty_a7_sch.pdf)도 올려두었습니다.
Xilinx 문서는 모듈별로 user manual 이 별도로 되어 있습니다. 자료실에 Clock에 관한 user manual 올려두었습니다. (ug472_7Series_Clocking.pdf)
Ch3. Clocking Management Tile 확인하시면 됩니다. 72, 77 page에 자세한 설명이 있으니 참조하시길 바랍니다.
감사합니다 ~!!
수강 순서 질문 있습니다
1
23
2
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
26
1
13장 파이프라인 질문 드립니다.
1
67
2
UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.
1
60
2
L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.
1
63
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
79
2
LV2-2 Patter Detector code review 부탁드립니다.
1
41
1
환경 설정하는 guide 최신화 부탁드립니다.
1
74
2
Arty A7-35T 구매 불가
0
55
2
git hub 404 error 도움 부탁드립니다.
1
59
2
LT스파이스 라이브러리 다운이 안됩니다.
0
57
2
어떤 방식으로 이 강의를 듣고 공부를 해야 하는지 고민 됩니다.
0
77
2
쿼터스 스케메틱에 대한 질문
0
43
2
실행 시 node or model name expected.
0
49
2
FIFO 질문
0
40
2
cache관련 질문 드립니다
0
66
1
수업자료내 출처 문의 드립니다.
0
49
2
mig7_write8 수정 부분 질문있습니다
0
91
2
Address 증가에 대해 의문이 있습니다.
0
407
1
Memory Address 구현 질문
0
311
1
ui_clk값을 낮출수 있을까요?
0
353
1
DDR Controller 핀 맵핑
0
688
2
HW Bitstream 다운로드 시 에러 문의
1
568
2
Memory controller 설계 관련 질문
0
1499
1