reg 뒤에 붙는 signed 표현에 대해서 질문 드려요!
773
작성한 질문수 5
reg 뒤에 signed 를 붙여도 합성 가능한 코드인가요?
또 $signed 함수를 사용한 부분도 실제로 합성이 가능한지 궁금합니다...!
답변 1
0
안녕하세요 :)
결론은 질문 주신 두 문법 모두 합성 가능합니다.
syntax 라던가 합성 가능 여부는 구글링으로도 찾을 수 있어요.
이 부분은 나중에 FPGA 시간까지 거치신다면,
질문자님께서 궁금해하시는 모든 부분을 직접 코드를 FPGA 에 올려보시고 동작을 확인할 수 있을꺼에요.
===================
다음 문서의 Godd QoR 부분을 보시면, 권장하는 부분이 있습니다.
https://canvas.eee.uci.edu/courses/1077/files/446776/download
즐공하세요 :)
latency 개념 구현
1
87
3
비바도 all os버전
1
72
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
71
2
다운로드용량
1
71
2
비바도리눅스설치
1
80
2
전체path복사넣기
1
63
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
149
2
explorer.exe오류
1
106
3
mobaxterm설치오류
1
90
2
./build시, waveform 'divide color' 사용
1
57
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
130
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
63
1
안녕하세요 설치 관련 질문 드립니다.
1
64
3
16장 mealy 설계.
1
74
2
14장 Cycle 관련, Testbench 코드.
1
64
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
68
2
build에러 질문
0
57
2
1장 ./build에서 에러가 나요
1
73
2
FPGA 강의 보드 문의 드립니다.
1
107
2
5장 DFF특성에 대한 질문
1
77
3
vivado linux 사용 이유.
1
137
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
104
2
디스코드 멤버쉽 등업 관련 문제
1
92
2