inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

$display 표시 및 .str 파일 관련

해결된 질문

430

김형준

작성한 질문수 2

2

안녕하세요. clk gen 관련 강의를 듣다가 궁금증이 생겨서 질문 남깁니다.

올려주신 tb_clock_generator 코드에는

$display 구문이 몇개 존재하는데, build시 구문들은 어디에 표시되는지 궁금합니다.

(터미널 상에는 안보이는 것 같습니다)

 

또한 실행시 vivado_pid2420.str 파일이 생성되는데 (clean에는 걸리지 않는 파일형식이었습니다)

이 파일의 정체와 생성되는 이유가 궁금합니다!

 

감사합니다.

 

verilog-hdl fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

바로 답변드리겠습니다.

 

올려주신 tb_clock_generator 코드에는

$display 구문이 몇개 존재하는데, build시 구문들은 어디에 표시되는지 궁금합니다.

여기 gui 상에서 표시됩니다.

image

또한 실행시 vivado_pid2420.str 파일이 생성되는데 (clean에는 걸리지 않는 파일형식이었습니다)

이 파일의 정체와 생성되는 이유가 궁금합니다!

-> error log 파일이라고 하네요. 저도 사용자의 입장인지라 Tool 의 상세내용은 잘 모르겠습니다. 문서를 구글링 하시면 될 것 같아요. str 파일이 문제가 되신다면, clean 내부에 추가하셔도 무방합니다.

https://docs.xilinx.com/r/2021.2-English/ug893-vivado-ide/Output-Files

image

즐공하세요~

1

김형준

오.. 감사합니다!

latency 개념 구현

1

88

3

비바도 all os버전

1

76

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

75

2

다운로드용량

1

73

2

비바도리눅스설치

1

83

2

전체path복사넣기

1

63

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

152

2

explorer.exe오류

1

107

3

mobaxterm설치오류

1

92

2

./build시, waveform 'divide color' 사용

1

57

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

133

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

63

1

안녕하세요 설치 관련 질문 드립니다.

1

65

3

16장 mealy 설계.

1

74

2

14장 Cycle 관련, Testbench 코드.

1

64

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

69

2

build에러 질문

0

58

2

1장 ./build에서 에러가 나요

1

74

2

FPGA 강의 보드 문의 드립니다.

1

110

2

5장 DFF특성에 대한 질문

1

77

3

vivado linux 사용 이유.

1

139

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

105

2

디스코드 멤버쉽 등업 관련 문제

1

92

2