13장 pipeline 질문있습니다
예제에서 매 cycle 마다 하나의 출력이 나오므로 throughput이 1 cycle 이라고 하셨습니다. 만약 2 cycle 마다 하나의 출력이 나온다면 throughput은 2 cycle이 되는 것인가요 아니면 0.5 cycle이 되는 것인가요?
최대(가장좋은) throughput은 1 cycle인가요? 아니면 더 빨라질 수 있을까요?
답변 1
1
안녕하세요 :)
바로 답변드리겠습니다.
Q1. 예제에서 매 cycle 마다 하나의 출력이 나오므로 throughput이 1 cycle 이라고 하셨습니다. 만약 2 cycle 마다 하나의 출력이 나온다면 throughput은 2 cycle이 되는 것인가요 아니면 0.5 cycle이 되는 것인가요?
A1. 2 cycle 당 하나의 출력임으로 throughput 은 2 cycle 이 되겠습니다.
Q2. 최대(가장좋은) throughput은 1 cycle인가요? 아니면 더 빨라질 수 있을까요?
A2. 1 cycle 의 duration 을 쪼개서 사용하면, 소수점의 throughput 을 표현할 수 있습니다.
다만 전체 로직 중 소수로직만 이 개념을 사용하고요. 사실상 1 cycle 내의 time 을 나눠서 사용하느니, frequency 를 높이는게 좋은 방법일 수 있습니다.
예를들어 0.5 cycle 의 개념은 positive edge, negative edge 를 둘다 사용하는 multi clock edge 의 case 가 있겠습니다. 저도 현업에서 영상 data 전송시 본적은 있습니다만 이런 case 로 직접 설계해본 경험은 없습니다.
즐공하세요 :)
latency 개념 구현
1
88
3
비바도 all os버전
1
76
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
75
2
다운로드용량
1
73
2
비바도리눅스설치
1
83
2
전체path복사넣기
1
63
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
152
2
explorer.exe오류
1
107
3
mobaxterm설치오류
1
92
2
./build시, waveform 'divide color' 사용
1
57
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
134
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
63
1
안녕하세요 설치 관련 질문 드립니다.
1
65
3
16장 mealy 설계.
1
74
2
14장 Cycle 관련, Testbench 코드.
1
64
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
69
2
build에러 질문
0
58
2
1장 ./build에서 에러가 나요
1
74
2
FPGA 강의 보드 문의 드립니다.
1
110
2
5장 DFF특성에 대한 질문
1
77
3
vivado linux 사용 이유.
1
139
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
105
2
디스코드 멤버쉽 등업 관련 문제
1
92
2