inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 13장] HW 가속기의 비밀인 Pipeline 을 이해해보자 (이론편)

13장 pipeline 질문있습니다

해결된 질문

654

장현수

작성한 질문수 3

3

  1. 예제에서 매 cycle 마다 하나의 출력이 나오므로 throughput이 1 cycle 이라고 하셨습니다. 만약 2 cycle 마다 하나의 출력이 나온다면 throughput은 2 cycle이 되는 것인가요 아니면 0.5 cycle이 되는 것인가요?

  2. 최대(가장좋은) throughput은 1 cycle인가요? 아니면 더 빨라질 수 있을까요?

verilog-hdl fpga

답변 1

1

설계독학맛비

안녕하세요 :)

바로 답변드리겠습니다.

Q1. 예제에서 매 cycle 마다 하나의 출력이 나오므로 throughput이 1 cycle 이라고 하셨습니다. 만약 2 cycle 마다 하나의 출력이 나온다면 throughput은 2 cycle이 되는 것인가요 아니면 0.5 cycle이 되는 것인가요?

A1. 2 cycle 당 하나의 출력임으로 throughput 은 2 cycle 이 되겠습니다.

Q2. 최대(가장좋은) throughput은 1 cycle인가요? 아니면 더 빨라질 수 있을까요?

A2. 1 cycle 의 duration 을 쪼개서 사용하면, 소수점의 throughput 을 표현할 수 있습니다.

다만 전체 로직 중 소수로직만 이 개념을 사용하고요. 사실상 1 cycle 내의 time 을 나눠서 사용하느니, frequency 를 높이는게 좋은 방법일 수 있습니다.

예를들어 0.5 cycle 의 개념은 positive edge, negative edge 를 둘다 사용하는 multi clock edge 의 case 가 있겠습니다. 저도 현업에서 영상 data 전송시 본적은 있습니다만 이런 case 로 직접 설계해본 경험은 없습니다.

즐공하세요 :)

fpga

1

67

2

Chapter 16 FSM 관련 질문

1

96

2

강의 환경(linux) 관련 질문

1

110

2

Arty Z10 관련 문의

1

86

2

13장 파이프라인 질문 드립니다.

1

126

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

139

2

git hub 404 error 도움 부탁드립니다.

1

81

2

latency 개념 구현

1

175

3

비바도 all os버전

1

145

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

166

2

다운로드용량

1

139

2

비바도리눅스설치

1

144

2

전체path복사넣기

1

124

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

327

2

explorer.exe오류

1

210

3

mobaxterm설치오류

1

206

2

./build시, waveform 'divide color' 사용

1

112

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

245

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

126

1

안녕하세요 설치 관련 질문 드립니다.

1

125

3

16장 mealy 설계.

1

134

2

14장 Cycle 관련, Testbench 코드.

1

142

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

108

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

107

2