inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Verilog를 이용한 FPGA 활용 기초

Register는 무엇인가 - 10

reg 선언 후

해결된 질문

408

jwbaek

작성한 질문수 9

0

reg를 선언 후에 F/F에서 사용하지 않고 내부 IP Block으로 바로 연결되어도 괜찮을까요?

fpga verilog

답변 2

1

alex

안됩니다.

reg 로 선언한 신호는 always 문을 사용해서 f/f을 만들어 주어야 합니다.

ff 거치지 않고, 다른 블럭의 입력으로 넣으려면 wire 로 선언해야 합니다.

0

jwbaek

답변 감사드립니다. 선생님 ^-^

Arty A7-35T 구매 불가

0

30

2

git hub 404 error 도움 부탁드립니다.

1

42

2

LT스파이스 라이브러리 다운이 안됩니다.

0

31

2

어떤 방식으로 이 강의를 듣고 공부를 해야 하는지 고민 됩니다.

0

37

2

쿼터스 스케메틱에 대한 질문

0

34

2

실행 시 node or model name expected.

0

30

2

FIFO 질문

0

31

2

cache관련 질문 드립니다

0

47

1

수업자료내 출처 문의 드립니다.

0

38

2

보드 관련 질문 드립니다.

1

60

2

34장의 맛비 패턴 generator 관련 질문입니다!

1

60

2

34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?

1

55

1

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

62

2

[HDL 32장-2부] 참고 링크 관련

1

71

2

강의 만료일 연장 신청

0

70

2

기초예제 파일 불러오기 문의

0

60

2

Verilog를 이용한 FPGA 활용기초 37p 질문입니다.

0

95

2

10 bits * 10bits 연산 구현 질문

0

255

1

강의문의

0

295

1

오타 및 내용 수정이 필요합니다.

0

325

1

alwayw구문의 작동 순서에 관해 문의드립니다.

0

301

2

parts 선택 관련 문의드립니다 !

0

340

1

FPGA MCU Porting

0

558

1

행렬과 관련하여 문의드립니다.

1

382

1