inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 1장] Testbench 에서 Clock 생성하기 ( Clock 이 없는 디지털 회로 설계를 논하지 말라. )

다른 보드 및 강의자료

518

ksm5010

작성한 질문수 1

1

나중에 2편도 살 예정인데 현재 보드는 basys3로 하고있습니다. 제가 초보자이고 학생이라 다른 보드는 구입하는게 무리입니다. 이 보드로 쭉 진행해도 괜찮을까요 ?

 

또한 강의자료 ppt는 따로 못구하나요 ?

verilog-hdl fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

보드에 대한 부분은 저도 아쉽네요.
basys3 를 사용한다는 가정이면, Microblaze 사용방법과, uart 부분만 해결하신다면 충분히 따라올 수 있습니다. 제 강의에서는 보드의 다름으로 인한 해결은 해드리지 않는점은 이해 부탁드립니다.

강의자료 ppt 는 영상에 있기에 수강의 어려움이 없다고 판단하여, 별도 제공은 없습니다.

즐공하세요 :)

latency 개념 구현

1

89

3

비바도 all os버전

1

76

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

75

2

다운로드용량

1

73

2

비바도리눅스설치

1

83

2

전체path복사넣기

1

63

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

154

2

explorer.exe오류

1

107

3

mobaxterm설치오류

1

92

2

./build시, waveform 'divide color' 사용

1

57

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

134

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

63

1

안녕하세요 설치 관련 질문 드립니다.

1

65

3

16장 mealy 설계.

1

74

2

14장 Cycle 관련, Testbench 코드.

1

64

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

69

2

build에러 질문

0

58

2

1장 ./build에서 에러가 나요

1

74

2

FPGA 강의 보드 문의 드립니다.

1

110

2

5장 DFF특성에 대한 질문

1

77

3

vivado linux 사용 이유.

1

139

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

105

2

디스코드 멤버쉽 등업 관련 문제

1

92

2