counter 질문입니다
413
작성한 질문수 1
=================
강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)
이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)
개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..
글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)
서로 예의를 지키며 존중하는 문화를 만들어가요.
질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )
먼저 유사한 질문이 있었는지 검색해보세요.
잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
==================
강의의 코드에서 #100 reset가 되기전
clk이 #5마다 바뀐다면
always문이 돌아가고 그때의 o_cnt나 o_cnt_always는 x값이라고 표시가 됩니다 그렇다면 +1계산은 되고 있으나 X값인건가요 아니면 +1계산 자체를 하지않나요?(애초에 필요가 없으니 하지않을수도 있다는 생각이들어서요)
답변 1
0
안녕하세요 :)
Verilog HDL 강의의 3장에서 reset 에 대해 이야기 한적이 있고요.
"x" : unknown 으로 0 인지 1 인지 모르는 상태를 뜻합니다.
unknown 상태에서 +1 을 하면, unknown 이죠. 이는 logic 이 어떻게 동작할지 모른다라는 뜻입니다.
always문이 돌아가고 그때의 o_cnt나 o_cnt_always는 x값이라고 표시가 됩니다 그렇다면 +1계산은 되고 있으나 X값인건가요 아니면 +1계산 자체를 하지않나요?(애초에 필요가 없으니 하지않을수도 있다는 생각이들어서요)
코드로 접근하기 보다는 회로로 접근하는 것이 다음을 이해하기 위해서, 중요해보입니다.
HDL 은 HW 로직을 설계하는 언어 입니다. 즉, Logic 이 깔리고 전기가 인가되면 동작합니다.
시뮬레이션 상에서는 +1 을 하나 안하나 unknown 임으로 안하는 것처럼 보이겠죠.
하지만 실제 로직은 전기가 인가된다면 +1 을 합니다. 다만 reset 을 하지 않았기에, 어떤 값을 +1 해서 어떤 값이 나올지는 아무도 모릅니다.
질문의 결론 : simulation 에서는 +1 안하는 것 처럼 보이나, 실제로직에서는 한다. reset 은 초기값을 정해줌으로 정말 중요하다.
즐공하세요 :)
latency 개념 구현
1
87
3
비바도 all os버전
1
72
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
71
2
다운로드용량
1
71
2
비바도리눅스설치
1
80
2
전체path복사넣기
1
63
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
149
2
explorer.exe오류
1
106
3
mobaxterm설치오류
1
90
2
./build시, waveform 'divide color' 사용
1
57
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
130
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
63
1
안녕하세요 설치 관련 질문 드립니다.
1
64
3
16장 mealy 설계.
1
74
2
14장 Cycle 관련, Testbench 코드.
1
64
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
68
2
build에러 질문
0
57
2
1장 ./build에서 에러가 나요
1
73
2
FPGA 강의 보드 문의 드립니다.
1
107
2
5장 DFF특성에 대한 질문
1
77
3
vivado linux 사용 이유.
1
137
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
104
2
디스코드 멤버쉽 등업 관련 문제
1
92
2