HDL 11장 COUNTER의 관하여 질문이 있습니다.
322
작성한 질문수 6
안녕하세요??
output [6:0] o_cnt; 이 부분을 따로 밑에서 assign o_cnt = cnt; 로 선언해주지 않고 output reg[6:0] o_cnt로 선언하여 밑에 적어 놓은 코드와 같이 변경을 해보았습니다.
module counter_100(
input clk, reset_n,
output reg [6:0] o_cnt
);
always@(posedge clk or negedge reset_n) begin
if(!reset_n) begin
o_cnt<= 0;
end else if (o_cnt <100 ) begin
o_cnt <= o_cnt + 1;
end
endmodule
이런 식으로 설계를 해도 되는 건지 궁금하여 여쭤봅니다.
git hub 404 error 도움 부탁드립니다.
1
43
2
latency 개념 구현
1
133
3
비바도 all os버전
1
98
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
104
2
다운로드용량
1
85
2
비바도리눅스설치
1
102
2
전체path복사넣기
1
80
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
197
2
explorer.exe오류
1
125
3
mobaxterm설치오류
1
111
2
./build시, waveform 'divide color' 사용
1
65
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
154
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
75
1
안녕하세요 설치 관련 질문 드립니다.
1
77
3
16장 mealy 설계.
1
87
2
14장 Cycle 관련, Testbench 코드.
1
79
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
70
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
78
2
build에러 질문
0
65
2
1장 ./build에서 에러가 나요
1
86
2
FPGA 강의 보드 문의 드립니다.
1
127
2
5장 DFF특성에 대한 질문
1
91
3
vivado linux 사용 이유.
1
161
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
115
2