inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

수업내용

343

항상 감사하면 살기

작성한 질문수 17

1

[9장] signed에 대한 질문

맛비님 안녕하세요, 9장 강의를 듣고 질문사항이 생겨서 올립니다.

signed a= 4'b1000 라는 변수가 있을때 해당 값은 -8이라고 알고 있습니다.

이때 궁금한 점은 2의보수를 취할때 MSB도 1->0 or 0->1로 바꿔져야 하는지 의문입니다.

임베디드 fpga 임베디드 verilog-hdl

답변 1

0

설계독학맛비

안녕하세요 :)

MSB 포함 전부 반전입니다. (설계 학원 느낌나네요.. 하나 만들까요..?ㅋㅋ)

image

즐공하세요 :)

0

항상 감사하면 살기

질문 드리고 오랜만에 책을 다시 보니 방법이 잘 설명되어있어서 첨부합니다.

답장 감사드립니다.image

0

항상 감사하면 살기

++ 추가 질문이 생겨 여쭤봅니다.image

initial 구문 안에 correct에 연산 결과를 대입하는 부분이 이해가 안가 글 남기게 되었습니다.

a라는 변수에는 '15'라는 양수 값이 담겨있고 signed로 type casting을 위해 앞에 부호 '0'을 붙여 a -> 5'b01111 이 된것을 확인했습니다.

하지만 b라는 변수는 '-8'이라는 음수 값이 담겨 -> 4'b1000 임을 확인했습니다.

이때 correct 라는 변수는 5bit이기 때문에 b변수를 부호 확장 시키면 5'b11000이 됩니다.

correct = 01111

11000+ = 6'b100111 carry가 발생하여 6bit가 되는데 앞에것을 버려주면 되는지 궁금합니다.

좋은 하루 되십시오.

 

 

0

설계독학맛비

correct = 01111

11000+ = 6'b100111 carry가 발생하여 6bit가 되는데 앞에것을 버려주면 되는지 궁금합니다.

저는 correct 가 이렇게 계산 되네요. (00111 인데요..?)

image

저도.. 학업을 끝낸지 오래라... ㅎㅎ 아마 저보다 잘 알고계실겁니다.

자유롭게 시뮬레이션 할 수 있는 모든 환경을 드렸고요.

연산관련 궁금증은 직접 코드를 돌려보시면 좋을 것 같아요.

즐공하세요 :)

latency 개념 구현

1

90

3

비바도 all os버전

1

76

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

75

2

다운로드용량

1

74

2

비바도리눅스설치

1

83

2

전체path복사넣기

1

63

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

154

2

explorer.exe오류

1

107

3

mobaxterm설치오류

1

92

2

./build시, waveform 'divide color' 사용

1

57

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

134

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

64

1

안녕하세요 설치 관련 질문 드립니다.

1

65

3

16장 mealy 설계.

1

74

2

14장 Cycle 관련, Testbench 코드.

1

64

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

69

2

build에러 질문

0

58

2

1장 ./build에서 에러가 나요

1

74

2

FPGA 강의 보드 문의 드립니다.

1

110

2

5장 DFF특성에 대한 질문

1

77

3

vivado linux 사용 이유.

1

139

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

105

2

디스코드 멤버쉽 등업 관련 문제

1

92

2