[HDL 5장] D FlipFlop 과 Reset 실습 질문
[HDL 5장] D FlipFlop 과 Reset 실습에서,
hierarchy를 보면 reg clk; 이랑 reg clk_enable; 을 AND gate로 연산자로 계산했는데, 코드에서 비트연산자 &가 아님 논리 연산자 &&를 상용한 이유를 알 수 있을까요?
답변 1
1
안녕하세요 :)
말씀하신 것 처럼 & (and) 를 사용하셔도 됩니다.
1 bit 이기 때문이고요. 두개의 결과는 같습니다.
multi bit 라면 이야기는 달라집니다.
즐공하세요 :)
latency 개념 구현
1
90
3
비바도 all os버전
1
76
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
75
2
다운로드용량
1
74
2
비바도리눅스설치
1
83
2
전체path복사넣기
1
63
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
154
2
explorer.exe오류
1
107
3
mobaxterm설치오류
1
92
2
./build시, waveform 'divide color' 사용
1
57
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
134
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
64
1
안녕하세요 설치 관련 질문 드립니다.
1
65
3
16장 mealy 설계.
1
74
2
14장 Cycle 관련, Testbench 코드.
1
64
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
70
2
build에러 질문
0
58
2
1장 ./build에서 에러가 나요
1
74
2
FPGA 강의 보드 문의 드립니다.
1
110
2
5장 DFF특성에 대한 질문
1
77
3
vivado linux 사용 이유.
1
139
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
105
2
디스코드 멤버쉽 등업 관련 문제
1
92
2