inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설치 중 오류

600

채정우

작성한 질문수 1

2

- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)
- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

 

안녕하세요 맛비님. 새로운 컴퓨터에 다시 설치하려고 하는데 오류가 있어서 질문드려요.

오류 1.PNGvivado를 실행시키면 다음과 같은 warning이 나오긴 하는데

vivado 실행.PNG위와 같이 vivado는 실행이 돼요! 하지만 혹시 몰라서 그 99%에서 멈췄을 때, 문제가 있는지 확인하는 방법으로 확인을 해보았는데(아래 그림처럼 ./xvlog를 쳐서 확인했습니다.)

...........................................

99퍼.PNG.............................................

위와 같은 화면이 안 뜨고 이상한 오류 화면(아래 그림)이 떠서 질문드려요.

오류2.PNG./xvlog를 했을 때 위 사진처럼 Failed되었는데 이 오류 무시하고 그냥 사용해도 괜찮을까요..?

임베디드 fpga verilog-hdl

답변 2

1

채정우

답변 감사합니다! 맛비님 하나 더 궁금한 것이 있는데, 이번에 새로 올려주신 2022 vivado설치 영상에서 FPGA부분을 설치하지 않고 진행했었는데, 만약 추후에 FPGA부분이 필요하다면 따로 설치를 해야 할텐데 이 부분은 어떻게 설치해야 하는지 알 수 있을까요? 아니면 다시 처음부터 설치를 해야 할까요?

0

설계독학맛비

FPGA 는 WSL 에서의 드라이버 이슈로 Windows 에서 진행합니다.

현 WSL 은 simulator 로만 사용하고 있어요. 이 환경은 앞으로 저의 모든 강의에서 계속 사용하고있어서, 쭉 쓰시면 될 것 같아요.

만약에 FPGA 도 WSL 서 사용하고 싶으시다면... 드라이버 이슈를 해결하실 수 있다면.. (Vivado 가 아닌) Vitis 로 설치하시면 됩니다. (해결방법을 아시게 된다면 알려주세요)

즐공하세요 :)

1

설계독학맛비

안녕하세요 :)

설치는 제대로 되신 것 같고요. 권한 문제로 확인됩니다.

설치하실때, root 권한으로 설치하였기 때문에, root 권한으로 만든 폴더 내에서, ./xvlog 를 실행하셔서 발생하는 문제입니다. (제가 했던 스크린 샷에는 권한이 부여가 되었기 때문에 가능했어요.)

설치 영상중에 source 하는 부분을 bashrc 에 넣는 부분이 있는데요.

그 작업을 하면, 저 폴더에 안들어가셔도. 질문자님계정이 허용된 모든 폴더에서 xvlog 를 실행해보실 수 있습니다.

============

위 작업 전에 간단하게, 현재 폴더에서 확인할 수 있습니다.

cd ~ // 현 계정의 home folder 로 이동

<Tool 설치한 path>/xvlog

image

확인해보셔요.

latency 개념 구현

1

84

3

비바도 all os버전

1

68

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

69

2

다운로드용량

1

68

2

비바도리눅스설치

1

79

2

전체path복사넣기

1

60

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

143

2

explorer.exe오류

1

102

3

mobaxterm설치오류

1

86

2

./build시, waveform 'divide color' 사용

1

53

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

123

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

59

1

안녕하세요 설치 관련 질문 드립니다.

1

60

3

16장 mealy 설계.

1

73

2

14장 Cycle 관련, Testbench 코드.

1

63

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

64

2

build에러 질문

0

55

2

1장 ./build에서 에러가 나요

1

71

2

FPGA 강의 보드 문의 드립니다.

1

105

2

5장 DFF특성에 대한 질문

1

74

3

vivado linux 사용 이유.

1

135

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

103

2

디스코드 멤버쉽 등업 관련 문제

1

92

2