inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설치 관련 질문입니다 !

309

pnu.physics.fpga1

작성한 질문수 1

1

안녕하세요 다름이 아니라 강의 내용대로 설치를 했지만 에러가 납니다. 파일 이름의 문제인가요?

 

verilog-hdl fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

지극히! 정상적으로 설치되셨습니다.

xvlog 뒤에 추가적인 인자들이 필요해서, 캡쳐해주신 것 처럼 나왔어요.

실습코드 중에 "build" 라는 파일이 있는데, editor 로 열어보시면 해결되실거에요.

결론 : 정상 설치 축하드립니다. 강의 진행하시면 되셔요 :)

latency 개념 구현

1

92

3

비바도 all os버전

1

76

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

75

2

다운로드용량

1

74

2

비바도리눅스설치

1

84

2

전체path복사넣기

1

63

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

156

2

explorer.exe오류

1

107

3

mobaxterm설치오류

1

92

2

./build시, waveform 'divide color' 사용

1

57

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

134

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

64

1

안녕하세요 설치 관련 질문 드립니다.

1

65

3

16장 mealy 설계.

1

74

2

14장 Cycle 관련, Testbench 코드.

1

64

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

70

2

build에러 질문

0

58

2

1장 ./build에서 에러가 나요

1

74

2

FPGA 강의 보드 문의 드립니다.

1

110

2

5장 DFF특성에 대한 질문

1

77

3

vivado linux 사용 이유.

1

139

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

105

2

디스코드 멤버쉽 등업 관련 문제

1

92

2