inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

맛비님 Sec2. CH5 질문있습니다!

221

한진규

작성한 질문수 4

1

- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)KakaoTalk_20221023_133547036.jpg
- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

 


앗 우선 강의에서 문법은 다루지 않는다고 했는데 혹시 문법 관련 질문도 금지라면 빠르게 글 삭제하겠습니다!

추천해주신 교재를 구매했지만 아직 도착하지 않아서, 이렇게 문의글을 남깁니다ㅠㅠ

위 사진에서 빨간 동그라미친 부분에 1'b0은 무슨 의미인가요?

각 자리마다 format이 있는 것 같은데 자리별 역할?(의미)가 궁금합니다.

ex) 1의자리: 비트크기

'의자리: `timescale처럼 그냥 지켜야할 형식?

b: 비트?

0:0 or 1 (true or false) 처럼

자리마다 형식이 있는건가요? 아니면 제가 생각하지 못한 다른 문법인지 궁금합니다 ㅠㅠ

 

verilog-hdl 임베디드 fpga

답변 1

1

한진규

맛비님 해결했습니다! 유튜브에서 기초 문법강의를 들으니 해당 내용이 나오네요 혹시 저와같이 쌩 입문이신분들중 문법공부 하고싶은 분들은 다음 링크 영상 참고하시면 많은 도움이 될 것 같습니다.

https://www.youtube.com/watch?v=pWabdHdmpZk

0

설계독학맛비

해결하셔서 다행입니다.

거기다가 링크추천까지,,, 많이 감사드립니다.

즐공하세요 :)

latency 개념 구현

1

80

3

비바도 all os버전

1

65

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

66

2

다운로드용량

1

67

2

비바도리눅스설치

1

78

2

전체path복사넣기

1

58

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

141

2

explorer.exe오류

1

98

3

mobaxterm설치오류

1

83

2

./build시, waveform 'divide color' 사용

1

50

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

120

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

56

1

안녕하세요 설치 관련 질문 드립니다.

1

59

3

16장 mealy 설계.

1

70

2

14장 Cycle 관련, Testbench 코드.

1

62

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

58

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

62

2

build에러 질문

0

53

2

1장 ./build에서 에러가 나요

1

69

2

FPGA 강의 보드 문의 드립니다.

1

103

2

5장 DFF특성에 대한 질문

1

72

3

vivado linux 사용 이유.

1

131

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

100

2

디스코드 멤버쉽 등업 관련 문제

1

89

2