inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 19장] Internal Memory Interface 에 대해 이해해보자 (FPGA 의 BRAM 을 이해하기 - 이론편)

bram 주소 접근

529

윤동욱

작성한 질문수 8

1

안녕하세요

올려주신 bram 가이드를 보고 generate address interface with 32bits를 체크하고 single port ram을 ip로 생성해서 사용해봤어요 사용해보니 주소가 0~3, 4~7 이렇게는 같은 주소로 덮어 씌워지더라고요 그래서 주소를 4씩 늘려줘서 데이터를 쓰고 읽어봣더니 정상 동작 하더라고요

주소가 왜 4씩 늘려줘서 데이터를 써줘야하는지에 대해서 찾아보는데 잘 안찾아져서요

그 이유에 대해서 설명을 좀 듣고 싶어요 아니면 또 관련된 가이드가 있을까요

fpga verilog-hdl 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

올려주신 bram 가이드? 가 무엇인지 궁금하네요.

질문이 모호한 상태에서 답을 드리자면,

0, 4, 8 의 4 address 증가 형태일때, Data bit width 가 32 bit 아닌가요?

Bus 시스템에서 Address 는 Byte 단위가 "국룰" 이고요.

만약에 32b 의 data width 를 갖는다면 Byte Address 룰을 따를 가능성이 있습니다.

32 bit == 4 byte

즐공하세요 :)

 

 

Chapter 16 FSM 관련 질문

1

42

2

강의 환경(linux) 관련 질문

1

49

2

Arty Z10 관련 문의

1

46

2

13장 파이프라인 질문 드립니다.

1

86

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

95

2

git hub 404 error 도움 부탁드립니다.

1

66

2

latency 개념 구현

1

144

3

비바도 all os버전

1

118

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

132

2

다운로드용량

1

105

2

비바도리눅스설치

1

117

2

전체path복사넣기

1

90

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

255

2

explorer.exe오류

1

160

3

mobaxterm설치오류

1

135

2

./build시, waveform 'divide color' 사용

1

83

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

206

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

89

1

안녕하세요 설치 관련 질문 드립니다.

1

99

3

16장 mealy 설계.

1

105

2

14장 Cycle 관련, Testbench 코드.

1

108

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

85

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

91

2

build에러 질문

0

87

2