맛비님 질문이 있습니다.
337
작성한 질문수 2
안녕하세요. 공부를 하다가 한가지 궁금한 점이 있어서 여쭤봅니다!!
asic 레벨로 합성시에 합성이 불가한 문법이 있다고 들었는데
synopsys Design Compiler로 verilog file을 돌릴 때 integer와 같은 구문도 이상없이 돌아가는지가
너무 궁금합니다.
개인적인 질문일 수도 있지만 정보를 찾기가 힘들어서 여쭤봅니다. 죄송합니다 ㅠㅠ
답변 1
0
안녕하세요 :)
integer 도 합성 가능합니다. (이해하고 정확하게 기술했다는 가정입니다.)
integer == signed 32bit type
다만 wire 와 reg 의 경계가 모호해질 수 있음으로 구분이 잘 안되신다면, integer 대신
wire signed [31:0] 혹은 reg signed [31:0] 을 사용하시는게 좋습니다.
그외 합성코드에 generate 라던가, for loop 을 사용하는데 그때 loop 의 타입으로 integer 를 사용합니다. 합성은 문제 업습니다.
Simulation 이야 합성을 위한 코드는 아니기에, integer 를 편하게 사용하셔도 됩니다.
그림 출처 : https://verilogguide.readthedocs.io/en/latest/verilog/datatype.html
latency 개념 구현
1
127
3
비바도 all os버전
1
95
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
101
2
다운로드용량
1
82
2
비바도리눅스설치
1
100
2
전체path복사넣기
1
75
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
189
2
explorer.exe오류
1
121
3
mobaxterm설치오류
1
103
2
./build시, waveform 'divide color' 사용
1
62
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
152
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
73
1
안녕하세요 설치 관련 질문 드립니다.
1
73
3
16장 mealy 설계.
1
83
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
77
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
83
2
FPGA 강의 보드 문의 드립니다.
1
121
2
5장 DFF특성에 대한 질문
1
88
3
vivado linux 사용 이유.
1
155
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
114
2
디스코드 멤버쉽 등업 관련 문제
1
98
2