inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

vivado에서 vcd 보기

764

sunkim68

작성한 질문수 2

1

안녕하세요? 좋은 강의 감사합니다. 이제 강의를 시작해서, 혹시 뒷편 강의에 해결 방법이 있는지 모르지만

문의 드립니다. vivado에서 batch로 simulatoin을 돌리고 dump한 vcd를 필요할 때만 보고 싶습니다.

즉, 필요시 dump해 놓은 waveform만 볼 수 있는 방법을 알고 싶습니다.

고맙습니다.

임베디드 fpga verilog-hdl

답변 2

0

sunkim68

회신 감사합니다. 네 GTK wave는 저도 알고 있는 툴이고요, 제 질문의 요지는 xsim에서 vcd 또는 xilinx에 사용하는 format으로 waveform만 저장했다가 볼 수 있는 방법을 여쭈 보았습니다. 방법이 있나요?

0

설계독학맛비

아 그랬군요 :)

다음 링크 참고부탁드려요.

https://support.xilinx.com/s/article/60365?language=en_US

0

설계독학맛비

안녕하세요 :)

다음 링크를 보니, vcd 파일 open 은 xilinx 의 xsim 이 아닌, GTKWave 라는 툴을 이용하라고 답변이 있네요.

https://support.xilinx.com/s/question/0D52E00006iHw6rSAC/importing-vcd-file-into-vivado?language=en_US

강의를 한번 들어보시죠..?!

즐공하세요 :)

latency 개념 구현

1

81

3

비바도 all os버전

1

66

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

66

2

다운로드용량

1

67

2

비바도리눅스설치

1

78

2

전체path복사넣기

1

58

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

141

2

explorer.exe오류

1

98

3

mobaxterm설치오류

1

83

2

./build시, waveform 'divide color' 사용

1

50

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

121

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

56

1

안녕하세요 설치 관련 질문 드립니다.

1

59

3

16장 mealy 설계.

1

70

2

14장 Cycle 관련, Testbench 코드.

1

62

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

58

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

62

2

build에러 질문

0

53

2

1장 ./build에서 에러가 나요

1

69

2

FPGA 강의 보드 문의 드립니다.

1

103

2

5장 DFF특성에 대한 질문

1

72

3

vivado linux 사용 이유.

1

132

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

100

2

디스코드 멤버쉽 등업 관련 문제

1

89

2