inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 11장] 설계능력 향상을 위한 Counter 제대로 이해해보기 (실습편)

맛비님 보드질문드립니다

261

Junghwan Goh

작성한 질문수 4

1

안녕하세요!! 강의에서 사용하는 보드는 Z7-20을 사용중인것으로 알고있는데 현재 계속 품절상태라서 구매를 할 수가 없는데 Z7-10보드를 사용을 하여도 실습하는데 문제가 없나 질문드립니다

verilog-hdl fpga 임베디드

답변 1

1

설계독학맛비

안녕하세요 :)

10, 20 은 FPGA Chip 내부의 resource 차이에요.

강의에서 "20" 이라고 표현하는 것을 "10" 으로 이해하시면 되고요.

실습에 문제 없습니다. 

즐공하세요 :)

Chapter 16 FSM 관련 질문

1

69

2

강의 환경(linux) 관련 질문

1

76

2

Arty Z10 관련 문의

1

64

2

13장 파이프라인 질문 드립니다.

1

101

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

114

2

git hub 404 error 도움 부탁드립니다.

1

72

2

latency 개념 구현

1

157

3

비바도 all os버전

1

127

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

139

2

다운로드용량

1

113

2

비바도리눅스설치

1

126

2

전체path복사넣기

1

102

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

286

2

explorer.exe오류

1

187

3

mobaxterm설치오류

1

147

2

./build시, waveform 'divide color' 사용

1

95

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

230

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

104

1

안녕하세요 설치 관련 질문 드립니다.

1

107

3

16장 mealy 설계.

1

118

2

14장 Cycle 관련, Testbench 코드.

1

119

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

99

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

99

2

build에러 질문

0

100

2