inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

(Archive) 필수과정! Xilinx Vivado 2020.2 설치, 2021.1, 2021.2 설치확인! (Windows 10 의 WSL 기반. 설계엔지니어라면 리눅스환경과 친해져야해요!)

설치 과정 중 오류 발생했습니다

532

은상

작성한 질문수 2

1

설치 명령어를 입력하면 다음과 같은 오류가 나옵니다! 구글링해도 잘 모르겠어요.. 워낙 같은 이름의 오류가 많고 해결 방법도 다 다르게 나와서.. 이런 오류 겪어보신적이나 해결책을 알고 있으실까요 ?ㅠㅠ
 
 
./Xilinx_Unified_2021.2_1021_0703_Lin64.bin
Verifying archive integrity... All good.
Uncompressing Xilinx Installer./Xilinx_Unified_2021.2_1021_0703_Lin64.bin: 1: eval: gzip: Exec format error
.Extraction failed.
.Signal caught, cleaning up
 
- 강의 내용외의 개인 질문은 받지 않아요. (개인 과제, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..)
- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

verilog-hdl 임베디드 fpga

답변 1

1

은상

문제해결했습니다

WSL 버전을 낮추니까 됩니다.. 

0

설계독학맛비

찾으셔서 다행이네요.

설치가이드 문서도 업데이트 하였습니다.

설치가 가장 어려워요. 어려웠던 만큼 설계인생의 유용한 환경이라 자부합니다.

즐공하세요 :)

latency 개념 구현

1

89

3

비바도 all os버전

1

76

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

75

2

다운로드용량

1

73

2

비바도리눅스설치

1

83

2

전체path복사넣기

1

63

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

154

2

explorer.exe오류

1

107

3

mobaxterm설치오류

1

92

2

./build시, waveform 'divide color' 사용

1

57

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

134

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

63

1

안녕하세요 설치 관련 질문 드립니다.

1

65

3

16장 mealy 설계.

1

74

2

14장 Cycle 관련, Testbench 코드.

1

64

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

69

2

build에러 질문

0

58

2

1장 ./build에서 에러가 나요

1

74

2

FPGA 강의 보드 문의 드립니다.

1

110

2

5장 DFF특성에 대한 질문

1

77

3

vivado linux 사용 이유.

1

139

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

105

2

디스코드 멤버쉽 등업 관련 문제

1

92

2