inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

제공하는 실습파일 및 실행 환경에 대해 알아보아요. (수강자분들에게만 공유드려요~)

build 에러문제

352

balmont

작성한 질문수 2

1

chapter 11을 따라하다가 Build를 실행하였더니 아래와 같은 에러가 발생합니다.

제가 새롭게 파일을 작성해서 해본다고 파일은 다른것들로 대체해서 build파일을 수정햇구요

무언가 실수가 있는것 같습니다...

잡아주시면 감사하겠습니다

DUT : counter.v

TB : tb_user.v

임베디드 fpga verilog-hdl

답변 1

0

설계독학맛비

안녕하세요 :)

개인이 수정한 것들은 봐드리고 있지 않아요. 양해 부탁드립니다.

https://www.inflearn.com/news/312949

기존 build 파일과 비교해보세요.

즐공하세요 :)

 

이전에 작성했던 내용이 있는데, 참고부탁드립니다.

https://www.inflearn.com/questions/194034

Chapter 16 FSM 관련 질문

1

70

2

강의 환경(linux) 관련 질문

1

77

2

Arty Z10 관련 문의

1

64

2

13장 파이프라인 질문 드립니다.

1

102

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

115

2

git hub 404 error 도움 부탁드립니다.

1

72

2

latency 개념 구현

1

157

3

비바도 all os버전

1

127

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

139

2

다운로드용량

1

113

2

비바도리눅스설치

1

126

2

전체path복사넣기

1

102

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

287

2

explorer.exe오류

1

188

3

mobaxterm설치오류

1

147

2

./build시, waveform 'divide color' 사용

1

95

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

230

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

104

1

안녕하세요 설치 관련 질문 드립니다.

1

107

3

16장 mealy 설계.

1

118

2

14장 Cycle 관련, Testbench 코드.

1

119

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

99

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

99

2

build에러 질문

0

100

2