reg 이해확인? 질문입니다!
304
작성한 질문수 1
"조합논리에서 wire선언과 reg선언 시의 시뮬레이션 차이는 없다"가 결론이지만 학부생때는 reg를 거의 임시저장용으로 사용하였어서 딜레이 차이가 있을것이라고 생각했습니다. (컴파일 및 rtl 변환 시 왠지 차이가 생길 것 같다...!라는 생각으로 말이죠)
하지만 아래 링크를 참고해보니 결국에는 이 저장은 설명하신대로 물리적 저장이 아니라 Verilog의 SW적 저장이고 실제는 wire와 같게 구현된다로 이해했는데 이 개념이 맞는지 궁금합니다..!
* 참고한 링크입니다!
https://stackoverflow.com/questions/33459048/what-is-the-difference-between-reg-and-wire-in-a-verilog-module
* 5:54경에 나오는 문서와 비슷한 링크입니다. 혹여나 찾으시려는 수강생분들을 위해 올려봅니다 :)
https://inst.eecs.berkeley.edu/~cs150/Documents/Nets.pdf
답변 1
2
안녕하세요 :)
상세한 정리 감사합니다.
하지만 아래 링크를 참고해보니 결국에는 이 저장은 설명하신대로 물리적 저장이 아니라 Verilog의 SW적 저장이고 실제는 wire와 같게 구현된다로 이해했는데 이 개념이 맞는지 궁금합니다..!
Verilog 의 Syntax 입니다. reg or wire 를 통해서 Combinational logic 을 구현하셨다면, 결론은 Combinational logic 인거죠. 즉, reg or wire 의 type 의 차이는 있지만, 사용방법에 따라 동일 로직을 만들어 낼 수 있다가 핵심인 것 같습니다. 말씀해주신 내용은 옳습니다.
다음링크의 내용처럼, 코딩 스타일이다 이해하시면 좋을 것 같아요.
즐공하세요 :)
latency 개념 구현
1
126
3
비바도 all os버전
1
93
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
100
2
다운로드용량
1
82
2
비바도리눅스설치
1
97
2
전체path복사넣기
1
73
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
181
2
explorer.exe오류
1
119
3
mobaxterm설치오류
1
102
2
./build시, waveform 'divide color' 사용
1
62
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
149
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
73
1
안녕하세요 설치 관련 질문 드립니다.
1
72
3
16장 mealy 설계.
1
81
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
76
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
82
2
FPGA 강의 보드 문의 드립니다.
1
117
2
5장 DFF특성에 대한 질문
1
87
3
vivado linux 사용 이유.
1
152
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
114
2
디스코드 멤버쉽 등업 관련 문제
1
98
2