inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

챕터 17의 FSM 실습응용편 코드에 대해 질문 있습니다.

282

태엽

작성한 질문수 7

0

질문 1. tb_FSM 코드
56번째 줄의 @(posedge clk); 문장은 이해 하였습니다. 그런데 47번째 줄의 동일 구문은 꼭 필요한 문장인가요?
negedge에서 다음 wait(o_idle) 문장이 실행되면 안되서 적어놓으신 걸까요?
 
 
질문 2. FSM 코드
101번째 문장에서 num_cnt를 -1 하신 이유가 궁금합니다.
저의 생각은 num_cnt를 0부터 카운트 하고, $time 을 계산할때 0~99까지 총 100번을 카운트 하기 때문에, -1을 하신게 아닌가
생각을 해봅니다.
 
 
무더운 여름이지만 행복하고 좋은 하루 되세요 맛비님.
 
 

fsm 임베디드 fpga verilog-hdl

답변 1

0

설계독학맛비

안녕하세요 :)

clock 동기화를 위해서 @(posedge clk) 를 적었습니다.

56번째 줄의 @(posedge clk); 문장은 이해 하였습니다. 그런데 47번째 줄의 동일 구문은 꼭 필요한 문장인가요?
negedge에서 다음 wait(o_idle) 문장이 실행되면 안되서 적어놓으신 걸까요?
 
지금 상황에서는 없어도 괜찮습니다.

101번째 문장에서 num_cnt를 -1 하신 이유가 궁금합니다.
저의 생각은 num_cnt를 0부터 카운트 하고, $time 을 계산할때 0~99까지 총 100번을 카운트 하기 때문에, -1을 하신게 아닌가
생각을 해봅니다.
정확하게 맞습니다. 100번을 counting 하고 싶어서 -1 을 사용했습니다. (0~99)
 
 
더위 조심하시고, 즐공하세요 :)

git hub 404 error 도움 부탁드립니다.

0

6

1

latency 개념 구현

1

127

3

비바도 all os버전

1

96

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

101

2

다운로드용량

1

82

2

비바도리눅스설치

1

100

2

전체path복사넣기

1

75

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

191

2

explorer.exe오류

1

121

3

mobaxterm설치오류

1

103

2

./build시, waveform 'divide color' 사용

1

62

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

153

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

73

3

16장 mealy 설계.

1

83

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

77

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

83

2

FPGA 강의 보드 문의 드립니다.

1

122

2

5장 DFF특성에 대한 질문

1

88

3

vivado linux 사용 이유.

1

155

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

114

2