inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 2장] Testbench 와 DUT (Design Under Test) 란?

DTU와 testbench에 대해 제가 제대로 이해한건지 궁금하여 여쭤봅니다

439

고두은

작성한 질문수 11

1

여기서 제가 뭔가 부족하게 이해하고 넘어간것같아서 여쭤봅니다만.

 

DTU는 플립플롭 등의 설계모듈

 

testbench는 입력 및 결과측정용으로 이해하면 될까요?

 

 

예를들어 이렇게 있을 때

 

가운데 칩이 DTU라 하고 그 외의 선들과 연결되어있는것들(클록펄스 입력기, 데이터입력기(본 강의에선 클록펄스를 그대로 입력했네요), 출력된 데이터 인식기) 등 testbench로 이해하면 적절한가 싶어 여쭤봅니다.

임베디드 verilog-hdl fpga

답변 1

1

설계독학맛비

안녕하세요 :)

Testbench 의 적절한 예시인 것 같습니다.

HW 가 실제 Chip 혹은 FPGA 가 올라간다라고 가정하면, (HW == DUT)

Testbench 는 실제 존재하는 HW 가 아닙니다. Testbench  HW 검증을 위한 SW 입니다.

Testbench = 빵판에 구성된 회로 (DUT 의 입력을 인가, 출력 확인)

즐공하세요 :)

 

0

고두은

친절한 답변과 추가적인 정보 감사합니다!

git hub 404 error 도움 부탁드립니다.

0

11

1

latency 개념 구현

1

128

3

비바도 all os버전

1

96

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

103

2

다운로드용량

1

82

2

비바도리눅스설치

1

100

2

전체path복사넣기

1

75

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

192

2

explorer.exe오류

1

121

3

mobaxterm설치오류

1

103

2

./build시, waveform 'divide color' 사용

1

62

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

154

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

73

3

16장 mealy 설계.

1

83

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

77

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

83

2

FPGA 강의 보드 문의 드립니다.

1

123

2

5장 DFF특성에 대한 질문

1

88

3

vivado linux 사용 이유.

1

155

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

114

2