D F/F gate수와 Cell수의 관계
D F/F gate count = 10 gates라 하셧는데 이게 synthesis 이후에 보이는 cell의 갯수인가요?
답변 1
0
안녕하세요 :)
D F/F gate count = 10 gates라 하셧는데 이게 synthesis 이후에 보이는 cell의 갯수인가요?
네 맞습니다.
digital logic 의 최종 목적지는 실리콘 웨이퍼 위의 gate level 이겠죠?
gate count 가 곧 Digital logic 의 Area 와 관련이 있고요. 이 Gate count 을 합성 전에 러프하게 계산할때, D F/F 1bit 을 10 gates 로 생각하고 계산합니다.
즐공하세요 :)
git hub 404 error 도움 부탁드립니다.
0
11
1
latency 개념 구현
1
128
3
비바도 all os버전
1
96
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
103
2
다운로드용량
1
82
2
비바도리눅스설치
1
100
2
전체path복사넣기
1
75
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
192
2
explorer.exe오류
1
121
3
mobaxterm설치오류
1
103
2
./build시, waveform 'divide color' 사용
1
62
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
154
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
73
1
안녕하세요 설치 관련 질문 드립니다.
1
73
3
16장 mealy 설계.
1
83
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
77
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
83
2
FPGA 강의 보드 문의 드립니다.
1
123
2
5장 DFF특성에 대한 질문
1
88
3
vivado linux 사용 이유.
1
155
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
114
2