module output을 정의할 때 reg 유무
876
작성한 질문수 7
fsm_counter_test module의 input, output을 정의할 때
o_done은 output reg o_done
o_idle, o_running은 output o_idle, output o_running
으로 정의하였습니다.
o_idle과 o_running은 o_done과 달리 reg가 없이 정의되도 되는 이유를 알고 싶습니다.
답변 1
0
안녕하세요 :)
문법상 모듈의 port 에서, reg 를 선언하지 않으면 wire 입니다.
그렇다면 o_idle, o_running 은 wire 이죠?
<wire 로 사용>
<reg 사용>
"o_idle과 o_running은 o_done과 달리 reg가 없이 정의되도 되는 이유를 알고 싶습니다."
해당 변수들의 타입의 사용처가 wire 인지 reg 인지의 차이 라고 답변드리고 싶어요.
즐공하세요 :)
git hub 404 error 도움 부탁드립니다.
0
8
1
latency 개념 구현
1
127
3
비바도 all os버전
1
96
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
102
2
다운로드용량
1
82
2
비바도리눅스설치
1
100
2
전체path복사넣기
1
75
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
192
2
explorer.exe오류
1
121
3
mobaxterm설치오류
1
103
2
./build시, waveform 'divide color' 사용
1
62
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
153
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
73
1
안녕하세요 설치 관련 질문 드립니다.
1
73
3
16장 mealy 설계.
1
83
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
77
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
83
2
FPGA 강의 보드 문의 드립니다.
1
123
2
5장 DFF특성에 대한 질문
1
88
3
vivado linux 사용 이유.
1
155
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
114
2