시스템 베릴로그에 관하여
1443
작성한 질문수 1
강사님 안녕하세요? 강의 정말 잘 듣고 많은 것을 배웠습니다.
현재 저는 ASIC 계열에서 프론트엔드 업무를 하고 있습니다. synthesis 부터 sta, ec 등 작업을 하던 중 설계에 관해서 많은 관심이 생겼습니다.
막연하게 설계를 해보고싶다! 이런 것은 아니고 rtl이 주로 system verilog로 되어서 받는데, 혼자서 해석하기가 난해하더군요.. 그래서 system verilog 문법이나 강좌를 따로 들을 수 있는 곳이 있을까요??
아니면 어떤 식으로 공부를 해야할 지 어렵습니다.
답변 1
0
안녕하세요 :)
찾아보셨겠지만.. 국내에서 System Verilog 를 다루는 곳이 없어요.
그나마!! 유튜브에서
https://www.youtube.com/channel/UCie9pbYjNDqWhmpNz_l3b3Q
KK 님이 올리시는 강의가 있습니다.
즐공하세요 :)
git hub 404 error 도움 부탁드립니다.
0
12
1
latency 개념 구현
1
128
3
비바도 all os버전
1
96
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
103
2
다운로드용량
1
82
2
비바도리눅스설치
1
100
2
전체path복사넣기
1
75
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
192
2
explorer.exe오류
1
121
3
mobaxterm설치오류
1
103
2
./build시, waveform 'divide color' 사용
1
63
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
154
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
73
1
안녕하세요 설치 관련 질문 드립니다.
1
73
3
16장 mealy 설계.
1
83
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
77
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
83
2
FPGA 강의 보드 문의 드립니다.
1
123
2
5장 DFF특성에 대한 질문
1
88
3
vivado linux 사용 이유.
1
155
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
114
2