./build 에러 관련 질문드립니다.
558
작성한 질문수 4
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
안녕하세요. 그동안 바뻐서 못듣다가 다시 듣기시작했는데
저번까지 잘되던 빌드가 다시 와서 하려고하니까 안되네용
kkm32160126@DESKTOP-NT884HJ:~/Matbi_VerilogHDL_Season1/chapter_2$ source /mnt/d/vivado/vivado/2020.2/settings64.sh
kkm32160126@DESKTOP-NT884HJ:~/Matbi_VerilogHDL_Season1/chapter_2$ ./build
WARNING: [XSIM 43-3479] Unable to increase the current process stack size.
INFO: [VRFC 10-2263] Analyzing Verilog file "/home/kkm32160126/Matbi_VerilogHDL_Season1/chapter_2/tb_clock_generator.v" into library work
INFO: [VRFC 10-311] analyzing module tb_clock_generator
INFO: [VRFC 10-2263] Analyzing Verilog file "/home/kkm32160126/Matbi_VerilogHDL_Season1/chapter_2/clock_gating_model.v" into library work
INFO: [VRFC 10-311] analyzing module clock_gating_model
ERROR: [VRFC 10-4982] syntax error near '{' [/home/kkm32160126/Matbi_VerilogHDL_Season1/chapter_2/clock_gating_model.v:21]
Vivado Simulator 2020.2
Copyright 1986-1999, 2001-2020 Xilinx, Inc. All Rights Reserved.
Running: /mnt/d/vivado/Vivado/2020.2/bin/unwrapped/lnx64.o/xelab tb_clock_generator -debug wave -s tb_clock_generator
Multi-threading is on. Using 2 slave threads.
ERROR: [XSIM 43-3225] Cannot find design unit work.tb_clock_generator in library work located at xsim.dir/work.
ERROR: Please check the snapshot name which is created during 'xelab',the current snapshot name "xsim.dir/tb_clock_generator/xsimk" does not exist
답변 1
0
안녕하세요 :)
syntax error 같은데 코드 확인 부탁드려요.
찾기 어려우시면, 제공해드린 코드와 비교해보세요. :)
=====================================================================
latency 개념 구현
1
94
3
비바도 all os버전
1
78
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
79
2
다운로드용량
1
75
2
비바도리눅스설치
1
85
2
전체path복사넣기
1
63
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
156
2
explorer.exe오류
1
107
3
mobaxterm설치오류
1
93
2
./build시, waveform 'divide color' 사용
1
58
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
135
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
66
1
안녕하세요 설치 관련 질문 드립니다.
1
65
3
16장 mealy 설계.
1
74
2
14장 Cycle 관련, Testbench 코드.
1
64
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
71
2
build에러 질문
0
58
2
1장 ./build에서 에러가 나요
1
75
2
FPGA 강의 보드 문의 드립니다.
1
111
2
5장 DFF특성에 대한 질문
1
78
3
vivado linux 사용 이유.
1
139
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
105
2
디스코드 멤버쉽 등업 관련 문제
1
93
2