inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

build 자체 제작 중 에러

275

작성자 없음

1

먼저 좋은 강의 감사드립니다!

 

모든 코드를 변형하지 않고 직접 작성해보고 싶어서 진행중에 있습니다.

다른 .v 파일이나 clean파일은 제가 직접 작성해서 동작 확인했습니다.

 

하지만 build파일만 직접 작성하면  사진과 같은 에러가 나옵니다.

 

맛비님이 제공해주신 build파일을 복사해서 build하면 실행이 잘 되는 것을 보아선 .v 파일 문제는 아닌 것 같은데 확인 가능하신가요?

 

build 임베디드 verilog-hdl fpga

답변 1

0

설계독학맛비

안녕하세요 :)

개인이 수정한 것들은 봐드리고 있지 않아요. 양해 부탁드립니다.

https://www.inflearn.com/news/312949

기존 build 파일과 비교해보세요.

즐공하세요 :)

Chapter 16 FSM 관련 질문

1

42

2

강의 환경(linux) 관련 질문

1

49

2

Arty Z10 관련 문의

1

46

2

13장 파이프라인 질문 드립니다.

1

87

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

95

2

git hub 404 error 도움 부탁드립니다.

1

66

2

latency 개념 구현

1

144

3

비바도 all os버전

1

119

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

132

2

다운로드용량

1

105

2

비바도리눅스설치

1

117

2

전체path복사넣기

1

90

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

260

2

explorer.exe오류

1

160

3

mobaxterm설치오류

1

136

2

./build시, waveform 'divide color' 사용

1

83

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

207

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

90

1

안녕하세요 설치 관련 질문 드립니다.

1

99

3

16장 mealy 설계.

1

105

2

14장 Cycle 관련, Testbench 코드.

1

108

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

85

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

92

2

build에러 질문

0

87

2