inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 5장] D FlipFlop 과 Reset 실습 (Reset 의 중요성은 여러번 말해도 됩니다.)

테스트벤치 사용시

226

김민수

작성한 질문수 4

1

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
 

안녕하세요.

 

chapter 5 폴더 내에 새로운 모듈 d_ff 를 만들어서 새로 제작 후 tb_d_ff 의 DUT 값을 새로 제작한 모듈에 맞춰 바꾸어 주었는데 ./build 가 정상적으로 동작하지 않고

 

 

다음과 같은 에러가 나타났습니다.

 

새로 제작한 모듈을 찾지 못하는것같은데 어떻게 해결해야 하는지 모르겠어서 질문드립니다.

 

감사합니다~

fpga 임베디드 verilog-hdl

답변 1

1

설계독학맛비

안녕하세요 :)

개인이 수정한 것들은 봐드리고 있지 않아요. 양해 부탁드립니다.

https://www.inflearn.com/news/312949

즐공하세요 :)

 

ps. 원래 제공해드린 파일들과 어디가 다른지 찾아보시는게 도움이 되실 거에요.

0

김민수

아....ㅠㅠ 해결하였습니다... 모듈에 세미콜론 (;) 이 없었네요...ㅎㅎ

0

설계독학맛비

훌륭합니다! 

즐공하세요 :)

latency 개념 구현

1

126

3

비바도 all os버전

1

91

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

73

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

177

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

101

2

./build시, waveform 'divide color' 사용

1

61

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

145

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

72

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

150

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

113

2

디스코드 멤버쉽 등업 관련 문제

1

96

2