안녕하세요 맛비님! BRAM에 관해서 질문하고 싶은 것이 있습니다.
359
작성한 질문수 5
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
답변 2
2
늦은 시간에 민폐가 됐을거라 먼저 죄송하다는 말씀드릴게요 ㅠㅠ 바로 답변 해주실줄은 몰랐습니다..ㅠ
설계를 해볼수록 확실히 verilog 코드가 더 편하게 느껴집니다..! 궁금했던 점 알려주셔서 감사합니다!
1
안녕하세요 :)
두 가지 방법다 유효하구요.
동일한 BRAM 을 사용하는 것이기에 "FPGA 의 Implementation 결과" 차이는 없습니다.
FPGA 에서 20장에서 사용했던 BRAM 코드를 그대로 사용하구요.
IP Catalog 보다 드린 Verilog 코드가 더 편하다는 것을 아실 수 있을꺼에요.
즐공하세요 :)
Chapter 16 FSM 관련 질문
1
66
2
강의 환경(linux) 관련 질문
1
72
2
Arty Z10 관련 문의
1
63
2
13장 파이프라인 질문 드립니다.
1
98
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
113
2
git hub 404 error 도움 부탁드립니다.
1
71
2
latency 개념 구현
1
157
3
비바도 all os버전
1
127
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
138
2
다운로드용량
1
113
2
비바도리눅스설치
1
124
2
전체path복사넣기
1
100
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
280
2
explorer.exe오류
1
179
3
mobaxterm설치오류
1
145
2
./build시, waveform 'divide color' 사용
1
94
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
226
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
103
1
안녕하세요 설치 관련 질문 드립니다.
1
107
3
16장 mealy 설계.
1
118
2
14장 Cycle 관련, Testbench 코드.
1
117
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
97
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
98
2
build에러 질문
0
99
2