inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

build에 관해서

237

성우진

작성한 질문수 2

1

chapter_11 파일을 build를 하면, counter_100.v 와 tb_counter_100.v가 서로 독립된 파일임에도 불구하고 마치 하나의 파일인 것처럼 실행됩니다. 무슨 원리인가요? build 라는 shell script의 기능인가요?

즉 제가 묻고자하는 것은 분명 counter_100.v의 모듈은 tb_counter_100.v라는 파일에 선언되어 있지 않습니다. counter_100 << 이 module이 어떻게 마치 연결된 것처럼 수행되는 것인가요?  

fpga verilog-hdl 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

"즉 제가 묻고자하는 것은 분명 counter_100.v의 모듈은 tb_counter_100.v라는 파일에 선언되어 있지 않습니다."

 tb_counter_100.v 에서 48번째 line 에 counter_100 이 선언되어 있습니다.

즐공하세요 :)

0

성우진

오해할만한 질문이었네요. 

 

instantiataion이 되어있는 것은 알고있습니다. 그런데 tb_counter_100.v 파일 내에는 그 module의 정의가 없습니다. 예를들어 a.c 파일에서 어떤 함수를 사용하는데 그 함수의 declaration(선언)만 되어있고, definition(정의)은 다른 파일(b.c)에 되어있는데 어떻게 그 함수를 a.c파일에서 사용할 수 있는가라는 잘문입니다.

0

설계독학맛비

아하, build 파일 열어보시면 답이 되실 것 같아요.

xvlog, xelab 의 과정은 xilinx 문서를 참고하시면 좋을 것 같습니다. :)

0

성우진

xilinx 어떤 문서 말씀하시는 건가요?

0

설계독학맛비

키워드로 구글링 하시면 나오실꺼에요. (라고 하면 성의 없어보이니, 스스로 찾아보시는 과정도 필요하겠죠?)

https://www.xilinx.com/support/documentation/sw_manuals/xilinx2021_2/ug900-vivado-logic-simulation.pdf

즐공하세요 :)

latency 개념 구현

1

126

3

비바도 all os버전

1

91

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

73

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

177

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

102

2

./build시, waveform 'divide color' 사용

1

61

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

145

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

72

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

150

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

113

2

디스코드 멤버쉽 등업 관련 문제

1

96

2