inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 9장] Signed / Unsigned 를 이해하고 연산 실수를 피해보기 (내가 원한 결과 값이 안나와..ㅠㅠ)

비트수 관련 질문

222

열심인 가자미

작성한 질문수 5

2

맛비님이 올려주신 예제에서 corret는 5bit 이고

a는 5bit, b는 4bit 인데

initial 안에서 5bit 과 4bit 인 a 와 b를 연산하여

5bit 인 corret 에 집어넣는 코드를 수행하였습니다.

 

학부에서 공부할 때는 항상 비트수를 맞춰서 연산을 해주는 습관을 가지라고 했었는데 오버플로가 발생하지 않는다면 비트수를 맞춰 가면서 연산할 필요가 없을까요?

임베디드 verilog-hdl fpga

답변 1

0

설계독학맛비

안녕하세요 :)

굉장히 훌륭한 습관입니다!

제가 오히려 오해의 여지를 부를 수 있는 코드를 만든거에요. 말씀하신거에 동의하구요. 계속 습관을 유지해주시면 좋을 것 같아요. 

즐공하세요 :)

 

latency 개념 구현

1

126

3

비바도 all os버전

1

91

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

73

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

178

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

102

2

./build시, waveform 'divide color' 사용

1

61

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

145

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

72

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

150

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

113

2

디스코드 멤버쉽 등업 관련 문제

1

96

2