inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

build 파일을 직접 작성하여 코딩을 하였는데 문제가 있습니다.

399

김해준

작성한 질문수 3

1

안녕하세요 맛비님,
 
강의중에 누가 build 및 clean 파일및 생성하는 방법을 문의 주셔서 그대로 작성을 해보았습니다.
 
8bit RCA를 작성하였는데 문제가 있어서 질문 드립니다
 
일단은 만든 build 및 .v 파일들입니다 ( 왜 다른 프로젝트처럼 build와 clean의 색상이 초록색이 아닌지 궁금합니다. 뭔가 오류가 있겠죠..)
 
작성한 build 입니다.
 
작성한 clean 입니다.
 
tb_fulladder.v 입니다.
 
RCA 입니다.
 
그냥 ./build 입력시 결과입니다.
 
 
원래는 쿼터스 프라임에서 작성을 하였는데 리눅스에서 실행을 해보고 싶어서 작성을 해보았습니다
쿼터스에서는 verilog 작성시 full_adder와 RCA를 한 페이지에 전부 기술을 하였지만
리눅스에서 module과 endmodule은 한 파일에 하나씩만 작성해야 한다고 들은것 같아서 나눠서 작성을 했습니다.
 
 

fpga 임베디드 verilog-hdl

답변 1

0

설계독학맛비

안녕하세요 :)

실행권한이 없어서 그렇구요. (실행권한이 있다면 "녹색" 으로 표기됩니다.)

chmod +x build

chmod +x clean

후에 다시 실행해 보시겠어요?

"chmod" 명령어는 구글링해서 공부해보기!

즐공하세요 :)

 

0

김해준

빠른 답변 감사합니다! 다시해보겠습니다

latency 개념 구현

1

125

3

비바도 all os버전

1

89

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

72

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

176

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

101

2

./build시, waveform 'divide color' 사용

1

60

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

144

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

72

1

안녕하세요 설치 관련 질문 드립니다.

1

71

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

149

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

113

2

디스코드 멤버쉽 등업 관련 문제

1

96

2