inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 6장] 반도체 설계에서 말하는 HW 와 Logic 대해 이해해보기 (feat Combinational Logic 살짝..)

ASIC Flow 자료 사이트가 현재 안들어가지는게 맞나요?

426

김해준

작성한 질문수 3

1

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지
 
현재 소개글 밑에 링크주신 곳으로 들어가면 이렇게 떠서 허허..
전체적인 플로어가 궁금합니다
 
검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

fpga 임베디드 verilog-hdl

답변 2

1

설계독학맛비

밖에 나와있어서 답변이 늦었습니다 ㅠ

다음 그림과 링크로 대체했어요. 확인 감사합니다 :)

0

김해준

감사합니다!

0

설계독학맛비

확인하고 답변드릴께요 :)

latency 개념 구현

1

125

3

비바도 all os버전

1

89

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

73

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

176

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

101

2

./build시, waveform 'divide color' 사용

1

60

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

144

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

72

1

안녕하세요 설치 관련 질문 드립니다.

1

71

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

149

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

113

2

디스코드 멤버쉽 등업 관련 문제

1

96

2