inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 2장] Testbench 와 DUT (Design Under Test) 란?

Testbench ./build 시 오류..

309

김해준

작성한 질문수 3

1

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
 
안녕하세요 Testbench 빌드하는 과정중에
계속 오류가 나서 질문드립니다
코딩은 맞게 했고
비슷한 질문 글 찾아보니 gcc 오류 인가 싶어서
sudo apt install gcc 를 해도 어떤 문제인지 잘 모르겠습니다..

fpga verilog-hdl 임베디드

답변 2

1

김해준

정말 감사합니다 하나하나 다 비교해보니 clock 변수 선언에 _en을 해주지 않아서 발생한 문제였어요.

./build 성공하고 waveform 확인하여 파형이 100ns 단위로 잘 나오는것 까지 확인했습니다. 

0

설계독학맛비

본인이 직접 설계해보면 더 실력 향상이 되실꺼에요! (잘 사용하시라고, 힘들게? 이 환경을 만든겁니다 ㅎ)

즐공입니다 :)

0

설계독학맛비

안녕하세요 :)

직접 코드를 타이핑 하신 것 같아요. 좋은 방법입니다. 에러메세지를 해석해보시겠어요?

"clock" 이란 변수가 선언되어있지 않다고 하네요. 타이핑에는 문제가 없을까요?

메세지를 잘 확인해보시면 해결에 도움이 되실꺼에요.

latency 개념 구현

1

125

3

비바도 all os버전

1

89

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

73

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

176

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

101

2

./build시, waveform 'divide color' 사용

1

61

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

144

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

71

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

149

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

113

2

디스코드 멤버쉽 등업 관련 문제

1

96

2