inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

Hello world 강의에서 문제가 있습니다.

305

Dobo

작성한 질문수 2

1

 

강의를 따라하면서 편집 할때도 동일한 에러가 나서 신택스 에러라길래 원래의 파일대로 빌드 해도 같은 에러가 반복됩니다...

fpga verilog-hdl 임베디드

답변 1

0

설계독학맛비

저 맨 위의 u ? 는 뭐죠..?

혹여나 저 u  가 원인이라면,

침착하게 부탁드립니다 :)

0

Dobo

감사합니다....휴먼에러가...

0

설계독학맛비

이러면서 알아가는거죠 ㅎ

즐공하세요 :)

Vivado 설치 / download 불가

1

54

2

fpga

1

81

2

Chapter 16 FSM 관련 질문

1

103

2

강의 환경(linux) 관련 질문

1

119

2

Arty Z10 관련 문의

1

96

2

13장 파이프라인 질문 드립니다.

1

137

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

147

2

git hub 404 error 도움 부탁드립니다.

1

84

2

latency 개념 구현

1

181

3

비바도 all os버전

1

149

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

178

2

다운로드용량

1

145

2

비바도리눅스설치

1

150

2

전체path복사넣기

1

132

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

339

2

explorer.exe오류

1

219

3

mobaxterm설치오류

1

223

2

./build시, waveform 'divide color' 사용

1

117

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

255

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

132

1

안녕하세요 설치 관련 질문 드립니다.

1

129

3

16장 mealy 설계.

1

138

2

14장 Cycle 관련, Testbench 코드.

1

148

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

109

1