inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

(Archive) 필수과정! Xilinx Vivado 2020.2 설치, 2021.1, 2021.2 설치확인! (Windows 10 의 WSL 기반. 설계엔지니어라면 리눅스환경과 친해져야해요!)

설치 중 질문입니다.

585

sunday1903

작성한 질문수 2

2

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
 

안녕하세요 설치 중 문의드릴게 있어 질문 글을 남기게 되었습니다.

gui 로 진행중 device list 쪽에서 더 넘어가지 않아 기전의 질문 창에서 확인하였음에도 막혀서 cli로 진행중입니다.

그런데 cli 역시 install 이후 약 1시간 이상 진행되고 있지 않아 문의 드리게 되었습니다.

인증키 생성 이나 config 파일 생성 등은 모두 succesflly 글씨 확인하였습니다.

처음에 su로 진행하였고, 용량 역시 700GB 이상 남아 있는 상황입니다.

사진은 파일로 첨부하였습니다.

설치 환경은 윈도우 10이며, ubuntu는 20.04에서 진행하였습니다.

xilinx 는 2021.1 버전으로 유튜브 링크 따라 동일하게 진행하였습니다.

확인 부탁드리겠습니다.

감사합니다.

p.s. 글씨 색은 검정으로 계속 설정하는데 회색으로 다시 돌아와서 어쩔수 없이 이렇게 하였습니다. 죄송합니다.
 

fpga 임베디드 verilog-hdl

답변 2

1

dos12345

저도 sunday님이랑 같은 상황이었는데 sunday님 해결책 대로  libtinfo5, libncurses5설치 하고 다시 해보니까 드디어 설치했습니다! 3번의 시도 끝에 성공한거라 정말 행복하네요ㅎㅎ 정보 공유 감사합니다~!

1

설계독학맛비

본인이 설계하신 디자인을 마음껏 돌려보실 준비가 되셨습니다!! (긍정적으로 생각하기 ㅠ.ㅠ)

즐공입니다 :)

 

0

설계독학맛비

99 %에서 disk optimize 과정을 하는데요.

이게 시간이 오래걸려요 ㅠ

혹시 저상태에서 얼마나 되셨을까요?

1

sunday1903

저 상태에서 계속 4~5시간 이상 걸려서

정지 한 후에 보니

libtinfo5, libncurses5 파일이 없다고 하더군요

그래서 apt-get install libtinfo5 libncurses5 -y 로 설치 후 재설치 하니까 되었습니다.

 

다만, 이 과정에서 Xilinx 를 다시 다운로드 및 재설치 과정이 소요되니, 

혹시 이 글을 보시는 다른 분들 께서는 Config 파일 생성 후 libtinfo5, libncurses5을 깔고 하시면 좋을 것 같습니다

감사합니다

0

설계독학맛비

공유 감사합니다 :)

알려주신 명령어를 미리 하고 설치하는게 좋아보여요. 

설치과정이 가장 어렵구요 ㅠ

즐공입니다 :)

 

latency 개념 구현

1

87

3

비바도 all os버전

1

72

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

71

2

다운로드용량

1

71

2

비바도리눅스설치

1

80

2

전체path복사넣기

1

63

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

149

2

explorer.exe오류

1

106

3

mobaxterm설치오류

1

90

2

./build시, waveform 'divide color' 사용

1

57

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

130

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

63

1

안녕하세요 설치 관련 질문 드립니다.

1

64

3

16장 mealy 설계.

1

74

2

14장 Cycle 관련, Testbench 코드.

1

64

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

68

2

build에러 질문

0

57

2

1장 ./build에서 에러가 나요

1

73

2

FPGA 강의 보드 문의 드립니다.

1

107

2

5장 DFF특성에 대한 질문

1

77

3

vivado linux 사용 이유.

1

137

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

104

2

디스코드 멤버쉽 등업 관련 문제

1

92

2