문법 질문있습니다
266
작성한 질문수 3
.png)
답변 3
1
그럼 실습 문제중심으로 질문해도될까요?
clk마다 카운트하는 코드를 만들려고 했습니다. 차근차근 하나씩 시뮬레이션 돌려볼려도 했었는데 오류가 어떤 오류인지 잘 몰르겠습니다..
지금 추천해주신 책하고 다른지만 verilog 책 배송중입니다. 차근차근 공부해보겠습니다.
0
공지사항에도 말씀드렸듯이 개인적으로 설계한 코드는 양해를 부탁드릴께요.
카운터 코드는 강의내용에 있으니까, 영상하고 실습코드와 같이 보시면 도움이 되실꺼에요.
올려주신거는 눈으로 봤을때, 에러는 안보이구요.
다만, 위 댓글처럼 testbench 와 design source 를 구분해서 돌려야한다... 제가드린 빌드파일 내용을 분석해보시는 것도 도움이 되실꺼에요.
즐공하세요 :)
0
안녕하세요 :)
이 한줄로 답이 되는데요.
initial 문은 합성 불가합니다.
방금 이 말을 이해하셨으면 좋겠는데요.
상세설명을 조금 더 드리자면, clk.v 는 Testbench 입니다. 하지만, Design Source 로 잡혀있어서 initial 문이 문제가 되고 있습니다.
필독문서에도 공지드린 것처럼, Verilog Syntax 를 제가 알려드리진 않아요.
대신 추천 도서가 있구요. 이 책을 완독하신 후 제 강의를 수강하시는 것을 추천드립니다.
문법을 알고있다 가정 하에 강의가 진행되니까 꼭 완독 후 수강 부탁드릴께요.
https://book.naver.com/bookdb/book_detail.nhn?bid=1912296
즐공하세요 :)
latency 개념 구현
1
125
3
비바도 all os버전
1
89
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
98
2
다운로드용량
1
82
2
비바도리눅스설치
1
96
2
전체path복사넣기
1
72
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
176
2
explorer.exe오류
1
119
3
mobaxterm설치오류
1
101
2
./build시, waveform 'divide color' 사용
1
60
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
144
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
72
1
안녕하세요 설치 관련 질문 드립니다.
1
71
3
16장 mealy 설계.
1
80
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
76
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
82
2
FPGA 강의 보드 문의 드립니다.
1
115
2
5장 DFF특성에 대한 질문
1
87
3
vivado linux 사용 이유.
1
149
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
113
2
디스코드 멤버쉽 등업 관련 문제
1
96
2