inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

(Archive) 필수과정! Xilinx Vivado 2020.2 설치, 2021.1, 2021.2 설치확인! (Windows 10 의 WSL 기반. 설계엔지니어라면 리눅스환경과 친해져야해요!)

source ./tools/Xilinx/에서 막혔습니다..

321

작성자 없음

작성한 질문수 0

1

source ./tools/Xilinx/를 치면 계속 bash라고 나오고 동영상처럼 나오지 않습니다...

임베디드 verilog-hdl fpga

답변 2

1

pioneer

동영상에서 설명해주신대로 설치하였습니다...

0

설계독학맛비

설치 가이드 북에 보시면

https://docs.google.com/document/d/1nsX2b5v-G5aHmud9Xnrh6fdw0RbdZs8TP0OF93gZPRY/edit#

정상적으로 설치 하신 것 같구요. 동일하게 해보시면 될 것 같아요.

source ./tools/Xilinx/Vivado/2020.2/settings64.sh

 

0

설계독학맛비

안녕하세요 :)

xilinx tool 의 설치 path 알 수 있을까요?

tool 설치 문서에서 어떻게 적혀있는지도 같이확인부탁드릴께요. :)

latency 개념 구현

1

125

3

비바도 all os버전

1

89

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

95

2

전체path복사넣기

1

72

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

173

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

100

2

./build시, waveform 'divide color' 사용

1

60

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

143

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

72

1

안녕하세요 설치 관련 질문 드립니다.

1

70

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

149

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

113

2

디스코드 멤버쉽 등업 관련 문제

1

96

2