베릴로그 문법 관련 질문입니다
답변 1
1
안녕하세요 :)
0
답변 감사합니다.
Verilog에서 찾아봐도 나오지 않기에 여쭤봤습니다
역시 Verilog에서는 방법이 없나보네요
System verilog에는 방법이 있는지 알지 못했습니다
코드도 올려주시고 정말 감사합니다!
현재 하는 FPGA랑 Verilog 다 해보고 System verilog도 공부를 해봐야겠네요
할 일이 참 많은 것 같습니다.
0
어디 문서에서 본 것 같은데 system verilog 가 추구하는 것 중 하나가 code clean 이더라구요. 저도 갈길이 멀었습니다 ㅎ 지금처럼 꾸준히 하시면, 충분히 잘 하실꺼에요.
즐공하세요 :)
latency 개념 구현
1
126
3
비바도 all os버전
1
91
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
98
2
다운로드용량
1
82
2
비바도리눅스설치
1
97
2
전체path복사넣기
1
73
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
178
2
explorer.exe오류
1
119
3
mobaxterm설치오류
1
102
2
./build시, waveform 'divide color' 사용
1
61
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
145
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
73
1
안녕하세요 설치 관련 질문 드립니다.
1
72
3
16장 mealy 설계.
1
80
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
76
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
82
2
FPGA 강의 보드 문의 드립니다.
1
115
2
5장 DFF특성에 대한 질문
1
87
3
vivado linux 사용 이유.
1
150
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
113
2
디스코드 멤버쉽 등업 관련 문제
1
96
2