FSM 관련 질문 좀 드리겠습니다!
안녕하세요! 좋은 강의 늘 감사드립니다 !!
FSM always @(*) 구문에서
처음에 n_state = S_IDLE; 로 초기화 구문을 넣어주는거랑 default문을 추가해서 n_state = S_IDLE을 넣어주는거랑 완전히 같은 역할을 한다고 생각하면 될까요? 혹시 그렇다면 전자로 코딩 하시는 이유를 알 수 있을까요??
그리고 Verilog에서 저런식으로 특정 상수로 값을 초기화해도 합성 과정에서 별 문제 없이 잘 합성이 되나요 ?? 조합회로라 상관 없을 것 같다는 생각이 들었는데 순차회로의 경우에는 저런식으로 초기화 구문을 사용하면 합성이 되는지 안되는지도 궁금합니다!!
답변 1
0
안녕하세요 :)
처음에 n_state = S_IDLE; 로 초기화 구문을 넣어주는거랑 default문을 추가해서 n_state = S_IDLE을 넣어주는거랑 완전히 같은 역할을 한다고 생각하면 될까요? 혹시 그렇다면 전자로 코딩 하시는 이유를 알 수 있을까요??
-> Tool 마다 다를 수 있기때문에 완전히 란 단어는 사용하지는 않겠습니다. 하지만 저는 같은 역할을 한다! 라고 알고 있습니다. 코딩 스타일일 뿐입니다. 저는 전자의 코딩 스타일(초기화)을 선호하구요. 실수로 default 를 빼먹을 수 있기 때문입니다. default 가 없으면 원치않는 Latch 를 만듭니다.
그리고 Verilog에서 저런식으로 특정 상수로 값을 초기화해도 합성 과정에서 별 문제 없이 잘 합성이 되나요 ?? 조합회로라 상관 없을 것 같다는 생각이 들었는데 순차회로의 경우에는 저런식으로 초기화 구문을 사용하면 합성이 되는지 안되는지도 궁금합니다!!
-> 잘 합성 됩니다. (FPGA 강의에서 해당 코드를 적극 사용하고 있어요!)
FSM always @(*) 는 순차회로가 아닌 조합회로 입니다.
* 는 모든 입력이 포함된 것을 의미하므로 모든 입력을 쓰는 것과 같습니다. * 기호를 사용하면 입력이 변경될 때마다 항상 변경되는 것이기 때문에, 모듈이 순차가 아닌 조합 회로를 기술할 때 유용합니다.
순차회로 F/F 은 초기화 + default 를 넣으실 필요가 없습니다. 왜냐하면, F/F 소자 자체가 유지한다가 기본 개념으로 존재하기 때문이구요. 즉, full condition 문을 작성하지 않으셔도 아무 문제가 없습니다. 오히려 초기화를 reset 이 아닌 저렇게 blocking assign 으로 하면... 그건 문제가 될 것 같네요.
즐공하세요 :)
latency 개념 구현
1
126
3
비바도 all os버전
1
91
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
98
2
다운로드용량
1
82
2
비바도리눅스설치
1
97
2
전체path복사넣기
1
73
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
178
2
explorer.exe오류
1
119
3
mobaxterm설치오류
1
102
2
./build시, waveform 'divide color' 사용
1
61
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
145
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
73
1
안녕하세요 설치 관련 질문 드립니다.
1
72
3
16장 mealy 설계.
1
80
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
76
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
82
2
FPGA 강의 보드 문의 드립니다.
1
115
2
5장 DFF특성에 대한 질문
1
87
3
vivado linux 사용 이유.
1
150
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
113
2
디스코드 멤버쉽 등업 관련 문제
1
96
2