강의

멘토링

커뮤니티

인프런 커뮤니티 질문&답변

Taiwan님의 프로필 이미지
Taiwan

작성한 질문수

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 11장] 설계능력 향상을 위한 Counter 제대로 이해해보기 (실습편)

counter에 관한 질문있습니다.

작성

·

259

1

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
 
 
선생님 reset_n 을 사용하는 이유가 궁금합니다. positive reset은 사용하면 안되는 것인가요

답변 1

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

positive reset 을 사용하셔도 됩니다.

negative reset 이건 positive reset 이건, System 관점에서 통일된! reset 을 사용하는 것이 중요합니다.  

제가 현업에 있을때, async reset 은 negative edge reset, sync reset 은 positive edge reset 을 사용했었습니다.

회사 가시면 이런 rule 이 있을거구요. 맞춰서 사용하시면 됩니다.

즐공하세요 :)

Taiwan님의 프로필 이미지
Taiwan

작성한 질문수

질문하기