inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

FSM 실습 응용편 질문

해결된 질문

240

움직이는YM

작성한 질문수 86

1

맛비님 fsm_counter_test 코드에서

아래 그림 같이 코드들이 구성이 되었다는 것은 알았습니다

(모듈안에 FSM + counter가 같이 있는 구조를 뜻합니다)

이때, 제가 파란색으로 물음표 한 control이라는 것은 어디에 있는건가요?

control이라는 것이 뭔가 모듈로 직접 구현된 것 같지는 않은데 그렇다면 control이라고 하고 박스 표시를 해 놓은 것은

뭘 의미하는 것인가요?

verilog-hdl 임베디드 fpga

답변 1

1

설계독학맛비

안녕하세요 :)

예를 들어드리기 위해서 이런 멘트를 했을 꺼에요. (즉, 지금은 존재하지 않는다.) 

이 control 모듈을 대체하는 내용이 TB 에 있어요. 

control 은 FPGA 에서 설계하구요, 영상을 보시다보면 해결이 되실겁니다. (나름 큰그림.)  

즐공하세요 :)

ps. 오 드디어 다 보셨네요. 완강 축하드립니다. FPGA 에서 기다리겠습니다. (수강리스트에 있으시던데)

0

움직이는YM

아 원래는 control 모듈이 있지만 지금은 테스트 벤치에서 control 모듈의 기능을 구현하신거군요.
답변 감사합니다!
FPGA도 많은 기대하고 있습니다 ㅎㅎㅎ

0

설계독학맛비

좋아요 버튼이 없군요.

좋아요 드리겠습니다 ㅎ

latency 개념 구현

1

126

3

비바도 all os버전

1

91

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

73

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

178

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

102

2

./build시, waveform 'divide color' 사용

1

61

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

145

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

72

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

150

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

114

2

디스코드 멤버쉽 등업 관련 문제

1

96

2