inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

FSM 실습편에서 vivado 질문

해결된 질문

267

움직이는YM

작성한 질문수 86

1

맛비님 vivado 관련 질문입니다
저도 맛비님처럼 c_state의 상태를 보고 싶어서 drag and drop으로 c_sate 변수를 waveform 창에 넣어 두었습니다
하지만 데이터가 어떻게 변하는지 뜨지 않았습니다.
vivado에서 어떻게 해야 c_state 처럼 테스트 벤치에 없는 변수들의 waveform을 볼 수 있는지 궁금합니다

verilog-hdl fpga 임베디드

답변 1

1

설계독학맛비

안녕하세요.

방금 그림상태에서, restart 하고 다시 run all (재생표시 ) 하시면 됩니다.

바쁘다 바뻐 현대사회.

즐공하세요 :)

0

설계독학맛비

이거 바로 전에 질문주셨던거! 답글 다시 꼭 봐주세요!!!!

0

움직이는YM

확인했습니다. 답변 감사합니다!

latency 개념 구현

1

126

3

비바도 all os버전

1

91

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

73

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

178

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

102

2

./build시, waveform 'divide color' 사용

1

61

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

145

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

72

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

150

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

114

2

디스코드 멤버쉽 등업 관련 문제

1

96

2