inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

High impedance 출력

739

dev

작성한 질문수 4

1

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
안녕하세요!
시뮬레이션시 출력 중간시점에
High-z 가 나오는 이유가 무엇일까요
그리고 제거하는 방법은 무엇인지 알수 있을까요

verilog-hdl 임베디드 fpga

답변 1

0

설계독학맛비

안녕하세요 :)

해당 내용은 최근에 본적이 있어서 빠르게 답변드립니다.

- unknown 은 값을 알 수 없을때.

- high impedance Z 는 연결이 되지 않은 Floating 상태일때 발생합니다.

Simulation 상에서는 둘다 'unknown' 으로 보여지구요.

해결 방법은

- unknown  : reset 을 통한 초기화

- high impedance Z : 신호를 연결하시면 됩니다.

즐공하세요 :)

Chapter 16 FSM 관련 질문

1

75

2

강의 환경(linux) 관련 질문

1

87

2

Arty Z10 관련 문의

1

66

2

13장 파이프라인 질문 드립니다.

1

105

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

120

2

git hub 404 error 도움 부탁드립니다.

1

73

2

latency 개념 구현

1

159

3

비바도 all os버전

1

131

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

140

2

다운로드용량

1

115

2

비바도리눅스설치

1

131

2

전체path복사넣기

1

108

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

288

2

explorer.exe오류

1

193

3

mobaxterm설치오류

1

152

2

./build시, waveform 'divide color' 사용

1

96

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

231

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

105

1

안녕하세요 설치 관련 질문 드립니다.

1

108

3

16장 mealy 설계.

1

119

2

14장 Cycle 관련, Testbench 코드.

1

121

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

102

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

102

2

build에러 질문

0

104

2