inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 20장] Internal Memory Interface 에 대해 이해해보자 (FPGA 의 BRAM 을 이해하기 - 실습편)

sdsoc 바우쳐

286

tmddls4562

작성한 질문수 1

1

안녕하세요  맛비님

fpga강의 들어가기전에

zybo z7 20 보드를 구입하려고 하는데요

sdsoc 바우쳐가 있는걸로 꼭 사야 할까요??

바우쳐가 있다면 어디에 쓰이는지 궁금합니다

fpga verilog-hdl 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

sdsoc 는 Xilinx 에서 만든 개발 환경 중에 하나로, 당장은 (어쩌면 앞으로도 계속) 공부하실 필요는 없으실 거라 생각해요. 지금은 Vitis 로 전부 통합이 되서, sdsoc 는 없으셔도 됩니다.

https://www.xilinx.com/products/design-tools/software-zone/sdsoc.html


즐공하세요 :)

0

tmddls4562

감사합니다 사실 공부하기전에 개발환경 셋팅하는게 제일 힘든것 같은데, 그부분을 맛비님이 해결해주셔서 정말 큰 도움이 되고 있습니다. 꼭 현업에서 뵐게요

latency 개념 구현

1

126

3

비바도 all os버전

1

91

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

98

2

다운로드용량

1

82

2

비바도리눅스설치

1

97

2

전체path복사넣기

1

73

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

178

2

explorer.exe오류

1

119

3

mobaxterm설치오류

1

102

2

./build시, waveform 'divide color' 사용

1

61

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

145

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

73

1

안녕하세요 설치 관련 질문 드립니다.

1

72

3

16장 mealy 설계.

1

80

2

14장 Cycle 관련, Testbench 코드.

1

75

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

76

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

82

2

FPGA 강의 보드 문의 드립니다.

1

115

2

5장 DFF특성에 대한 질문

1

87

3

vivado linux 사용 이유.

1

150

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

114

2

디스코드 멤버쉽 등업 관련 문제

1

96

2