inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

완강했습니다^^!

142

YJ LEE

작성한 질문수 3

1

유튜브 강의로 넘어갈게요^^~

맛비님 유튜브 영상도 강의실에 추가로 등록 예정이신가요??

verilog-hdl fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

완강 축하드립니다.

유튜브 영상은 FPGA Season1 로 9월에 Open 예정입니다.

자세한 내용은 유튭 채널에서 "커뮤니티" 탭을 참고해주세요.

즐공입니다. :)

Vivado 설치 / download 불가

1

54

2

fpga

1

83

2

Chapter 16 FSM 관련 질문

1

104

2

강의 환경(linux) 관련 질문

1

119

2

Arty Z10 관련 문의

1

96

2

13장 파이프라인 질문 드립니다.

1

137

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

148

2

git hub 404 error 도움 부탁드립니다.

1

84

2

latency 개념 구현

1

181

3

비바도 all os버전

1

149

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

178

2

다운로드용량

1

146

2

비바도리눅스설치

1

150

2

전체path복사넣기

1

132

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

339

2

explorer.exe오류

1

220

3

mobaxterm설치오류

1

223

2

./build시, waveform 'divide color' 사용

1

117

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

256

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

133

1

안녕하세요 설치 관련 질문 드립니다.

1

130

3

16장 mealy 설계.

1

139

2

14장 Cycle 관련, Testbench 코드.

1

148

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

109

1