reg 값 대입시 사용 심볼 "=" vs "<=" 각각의 구분 사용 방법
319
작성한 질문수 6
test bench code 에서는 reg 값 입력을 "=" 로 작성되었구요 d_ff 코드는 reg 값 입력에 "<=" 사용 되었네요." 같은 verilog 코드인데 어떻게 구분 져서 사용 하여야 할까요?
답변 1
1
안녕하세요 :)
Testbench code 에서 inintial 안에 있는 부분을 "=" Blocking 을 사용했구요.
모듈의 D_FF 은 Clock 동기화 상태에서, 동시에 값을 변하게 하려고 "<=" Non-Blocking 을 사용했습니다.
제 설명이 이해가 안되신다면.
Verilog 의 문법 중에서.
Blocking, Non-Blocking 을 이해하시면 될 것 같아요.
이 링크가 개인적으로 정리가 잘되었다 생각이 들어요.
https://dreamsailor.tistory.com/7
즐공하세요 :)
Chapter 16 FSM 관련 질문
1
47
2
강의 환경(linux) 관련 질문
1
51
2
Arty Z10 관련 문의
1
53
2
13장 파이프라인 질문 드립니다.
1
95
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
105
2
git hub 404 error 도움 부탁드립니다.
1
70
2
latency 개념 구현
1
150
3
비바도 all os버전
1
122
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
134
2
다운로드용량
1
109
2
비바도리눅스설치
1
122
2
전체path복사넣기
1
93
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
267
2
explorer.exe오류
1
167
3
mobaxterm설치오류
1
139
2
./build시, waveform 'divide color' 사용
1
87
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
212
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
95
1
안녕하세요 설치 관련 질문 드립니다.
1
104
3
16장 mealy 설계.
1
113
2
14장 Cycle 관련, Testbench 코드.
1
112
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
91
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
95
2
build에러 질문
0
92
2